0001
0002
0003
0004 #ifndef _ASM_CSKY_PERF_REGS_H
0005 #define _ASM_CSKY_PERF_REGS_H
0006
0007
0008 enum perf_event_csky_regs {
0009 PERF_REG_CSKY_TLS,
0010 PERF_REG_CSKY_LR,
0011 PERF_REG_CSKY_PC,
0012 PERF_REG_CSKY_SR,
0013 PERF_REG_CSKY_SP,
0014 PERF_REG_CSKY_ORIG_A0,
0015 PERF_REG_CSKY_A0,
0016 PERF_REG_CSKY_A1,
0017 PERF_REG_CSKY_A2,
0018 PERF_REG_CSKY_A3,
0019 PERF_REG_CSKY_REGS0,
0020 PERF_REG_CSKY_REGS1,
0021 PERF_REG_CSKY_REGS2,
0022 PERF_REG_CSKY_REGS3,
0023 PERF_REG_CSKY_REGS4,
0024 PERF_REG_CSKY_REGS5,
0025 PERF_REG_CSKY_REGS6,
0026 PERF_REG_CSKY_REGS7,
0027 PERF_REG_CSKY_REGS8,
0028 PERF_REG_CSKY_REGS9,
0029 #if defined(__CSKYABIV2__)
0030 PERF_REG_CSKY_EXREGS0,
0031 PERF_REG_CSKY_EXREGS1,
0032 PERF_REG_CSKY_EXREGS2,
0033 PERF_REG_CSKY_EXREGS3,
0034 PERF_REG_CSKY_EXREGS4,
0035 PERF_REG_CSKY_EXREGS5,
0036 PERF_REG_CSKY_EXREGS6,
0037 PERF_REG_CSKY_EXREGS7,
0038 PERF_REG_CSKY_EXREGS8,
0039 PERF_REG_CSKY_EXREGS9,
0040 PERF_REG_CSKY_EXREGS10,
0041 PERF_REG_CSKY_EXREGS11,
0042 PERF_REG_CSKY_EXREGS12,
0043 PERF_REG_CSKY_EXREGS13,
0044 PERF_REG_CSKY_EXREGS14,
0045 PERF_REG_CSKY_HI,
0046 PERF_REG_CSKY_LO,
0047 PERF_REG_CSKY_DCSR,
0048 #endif
0049 PERF_REG_CSKY_MAX,
0050 };
0051 #endif