0001
0002
0003
0004
0005
0006
0007
0008
0009 #ifndef _ROCKCHIP_SPDIF_H
0010 #define _ROCKCHIP_SPDIF_H
0011
0012
0013
0014
0015
0016 #define SPDIF_CFGR_CLK_DIV_SHIFT (16)
0017 #define SPDIF_CFGR_CLK_DIV_MASK (0xff << SPDIF_CFGR_CLK_DIV_SHIFT)
0018 #define SPDIF_CFGR_CLK_DIV(x) (x << SPDIF_CFGR_CLK_DIV_SHIFT)
0019
0020 #define SPDIF_CFGR_HALFWORD_SHIFT 2
0021 #define SPDIF_CFGR_HALFWORD_DISABLE (0 << SPDIF_CFGR_HALFWORD_SHIFT)
0022 #define SPDIF_CFGR_HALFWORD_ENABLE (1 << SPDIF_CFGR_HALFWORD_SHIFT)
0023
0024 #define SPDIF_CFGR_VDW_SHIFT 0
0025 #define SPDIF_CFGR_VDW(x) (x << SPDIF_CFGR_VDW_SHIFT)
0026 #define SDPIF_CFGR_VDW_MASK (0xf << SPDIF_CFGR_VDW_SHIFT)
0027
0028 #define SPDIF_CFGR_VDW_16 SPDIF_CFGR_VDW(0x0)
0029 #define SPDIF_CFGR_VDW_20 SPDIF_CFGR_VDW(0x1)
0030 #define SPDIF_CFGR_VDW_24 SPDIF_CFGR_VDW(0x2)
0031
0032
0033
0034
0035
0036 #define SPDIF_DMACR_TDE_SHIFT 5
0037 #define SPDIF_DMACR_TDE_DISABLE (0 << SPDIF_DMACR_TDE_SHIFT)
0038 #define SPDIF_DMACR_TDE_ENABLE (1 << SPDIF_DMACR_TDE_SHIFT)
0039
0040 #define SPDIF_DMACR_TDL_SHIFT 0
0041 #define SPDIF_DMACR_TDL(x) ((x) << SPDIF_DMACR_TDL_SHIFT)
0042 #define SPDIF_DMACR_TDL_MASK (0x1f << SPDIF_DMACR_TDL_SHIFT)
0043
0044
0045
0046
0047
0048 #define SPDIF_XFER_TXS_SHIFT 0
0049 #define SPDIF_XFER_TXS_STOP (0 << SPDIF_XFER_TXS_SHIFT)
0050 #define SPDIF_XFER_TXS_START (1 << SPDIF_XFER_TXS_SHIFT)
0051
0052 #define SPDIF_CFGR (0x0000)
0053 #define SPDIF_SDBLR (0x0004)
0054 #define SPDIF_DMACR (0x0008)
0055 #define SPDIF_INTCR (0x000c)
0056 #define SPDIF_INTSR (0x0010)
0057 #define SPDIF_XFER (0x0018)
0058 #define SPDIF_SMPDR (0x0020)
0059
0060 #endif