mediatek/mt8186/mt8186-audsys-clkid.h

0001 /* SPDX-License-Identifier: GPL-2.0
0002  *
0003  * mt8186-audsys-clkid.h  --  Mediatek 8186 audsys clock id definition
0004  *
0005  * Copyright (c) 2022 MediaTek Inc.
0006  * Author: Jiaxin Yu <jiaxin.yu@mediatek.com>
0007  */
0008
0009 #ifndef _MT8186_AUDSYS_CLKID_H_
0010 #define _MT8186_AUDSYS_CLKID_H_
0011
0012 enum{
0013     CLK_AUD_AFE,
0014     CLK_AUD_22M,
0015     CLK_AUD_24M,
0016     CLK_AUD_APLL2_TUNER,
0017     CLK_AUD_APLL_TUNER,
0018     CLK_AUD_TDM,
0019     CLK_AUD_ADC,
0020     CLK_AUD_DAC,
0021     CLK_AUD_DAC_PREDIS,
0022     CLK_AUD_TML,
0023     CLK_AUD_NLE,
0024     CLK_AUD_I2S1_BCLK,
0025     CLK_AUD_I2S2_BCLK,
0026     CLK_AUD_I2S3_BCLK,
0027     CLK_AUD_I2S4_BCLK,
0028     CLK_AUD_CONNSYS_I2S_ASRC,
0029     CLK_AUD_GENERAL1_ASRC,
0030     CLK_AUD_GENERAL2_ASRC,
0031     CLK_AUD_DAC_HIRES,
0032     CLK_AUD_ADC_HIRES,
0033     CLK_AUD_ADC_HIRES_TML,
0034     CLK_AUD_ADDA6_ADC,
0035     CLK_AUD_ADDA6_ADC_HIRES,
0036     CLK_AUD_3RD_DAC,
0037     CLK_AUD_3RD_DAC_PREDIS,
0038     CLK_AUD_3RD_DAC_TML,
0039     CLK_AUD_3RD_DAC_HIRES,
0040     CLK_AUD_ETDM_IN1_BCLK,
0041     CLK_AUD_ETDM_OUT1_BCLK,
0042     CLK_AUD_NR_CLK,
0043 };
0044
0045 #endif