dt-bindings/clock/qcom%2Cgcc-sm8150.h

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 /*
0003  * Copyright (c) 2019, The Linux Foundation. All rights reserved.
0004  */
0005
0006 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8150_H
0007 #define _DT_BINDINGS_CLK_QCOM_GCC_SM8150_H
0008
0009 /* GCC clocks */
0010 #define GCC_AGGRE_NOC_PCIE_TBU_CLK              0
0011 #define GCC_AGGRE_UFS_CARD_AXI_CLK              1
0012 #define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK           2
0013 #define GCC_AGGRE_UFS_PHY_AXI_CLK               3
0014 #define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK            4
0015 #define GCC_AGGRE_USB3_PRIM_AXI_CLK             5
0016 #define GCC_AGGRE_USB3_SEC_AXI_CLK              6
0017 #define GCC_BOOT_ROM_AHB_CLK                    7
0018 #define GCC_CAMERA_AHB_CLK                  8
0019 #define GCC_CAMERA_HF_AXI_CLK                   9
0020 #define GCC_CAMERA_SF_AXI_CLK                   10
0021 #define GCC_CAMERA_XO_CLK                   11
0022 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK               12
0023 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK                13
0024 #define GCC_CPUSS_AHB_CLK                   14
0025 #define GCC_CPUSS_AHB_CLK_SRC                   15
0026 #define GCC_CPUSS_DVM_BUS_CLK                   16
0027 #define GCC_CPUSS_GNOC_CLK                  17
0028 #define GCC_CPUSS_RBCPR_CLK                 18
0029 #define GCC_DDRSS_GPU_AXI_CLK                   19
0030 #define GCC_DISP_AHB_CLK                    20
0031 #define GCC_DISP_HF_AXI_CLK                 21
0032 #define GCC_DISP_SF_AXI_CLK                 22
0033 #define GCC_DISP_XO_CLK                     23
0034 #define GCC_EMAC_AXI_CLK                    24
0035 #define GCC_EMAC_PTP_CLK                    25
0036 #define GCC_EMAC_PTP_CLK_SRC                    26
0037 #define GCC_EMAC_RGMII_CLK                  27
0038 #define GCC_EMAC_RGMII_CLK_SRC                  28
0039 #define GCC_EMAC_SLV_AHB_CLK                    29
0040 #define GCC_GP1_CLK                     30
0041 #define GCC_GP1_CLK_SRC                     31
0042 #define GCC_GP2_CLK                     32
0043 #define GCC_GP2_CLK_SRC                     33
0044 #define GCC_GP3_CLK                     34
0045 #define GCC_GP3_CLK_SRC                     35
0046 #define GCC_GPU_CFG_AHB_CLK                 36
0047 #define GCC_GPU_GPLL0_CLK_SRC                   37
0048 #define GCC_GPU_GPLL0_DIV_CLK_SRC               38
0049 #define GCC_GPU_IREF_CLK                    39
0050 #define GCC_GPU_MEMNOC_GFX_CLK                  40
0051 #define GCC_GPU_SNOC_DVM_GFX_CLK                41
0052 #define GCC_NPU_AT_CLK                      42
0053 #define GCC_NPU_AXI_CLK                     43
0054 #define GCC_NPU_CFG_AHB_CLK                 44
0055 #define GCC_NPU_GPLL0_CLK_SRC                   45
0056 #define GCC_NPU_GPLL0_DIV_CLK_SRC               46
0057 #define GCC_NPU_TRIG_CLK                    47
0058 #define GCC_PCIE0_PHY_REFGEN_CLK                48
0059 #define GCC_PCIE1_PHY_REFGEN_CLK                49
0060 #define GCC_PCIE_0_AUX_CLK                  50
0061 #define GCC_PCIE_0_AUX_CLK_SRC                  51
0062 #define GCC_PCIE_0_CFG_AHB_CLK                  52
0063 #define GCC_PCIE_0_CLKREF_CLK                   53
0064 #define GCC_PCIE_0_MSTR_AXI_CLK                 54
0065 #define GCC_PCIE_0_PIPE_CLK                 55
0066 #define GCC_PCIE_0_SLV_AXI_CLK                  56
0067 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK              57
0068 #define GCC_PCIE_1_AUX_CLK                  58
0069 #define GCC_PCIE_1_AUX_CLK_SRC                  59
0070 #define GCC_PCIE_1_CFG_AHB_CLK                  60
0071 #define GCC_PCIE_1_CLKREF_CLK                   61
0072 #define GCC_PCIE_1_MSTR_AXI_CLK                 62
0073 #define GCC_PCIE_1_PIPE_CLK                 63
0074 #define GCC_PCIE_1_SLV_AXI_CLK                  64
0075 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK              65
0076 #define GCC_PCIE_PHY_AUX_CLK                    66
0077 #define GCC_PCIE_PHY_REFGEN_CLK_SRC             67
0078 #define GCC_PDM2_CLK                        68
0079 #define GCC_PDM2_CLK_SRC                    69
0080 #define GCC_PDM_AHB_CLK                     70
0081 #define GCC_PDM_XO4_CLK                     71
0082 #define GCC_PRNG_AHB_CLK                    72
0083 #define GCC_QMIP_CAMERA_NRT_AHB_CLK             73
0084 #define GCC_QMIP_CAMERA_RT_AHB_CLK              74
0085 #define GCC_QMIP_DISP_AHB_CLK                   75
0086 #define GCC_QMIP_VIDEO_CVP_AHB_CLK              76
0087 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK               77
0088 #define GCC_QSPI_CNOC_PERIPH_AHB_CLK                78
0089 #define GCC_QSPI_CORE_CLK                   79
0090 #define GCC_QSPI_CORE_CLK_SRC                   80
0091 #define GCC_QUPV3_WRAP0_S0_CLK                  81
0092 #define GCC_QUPV3_WRAP0_S0_CLK_SRC              82
0093 #define GCC_QUPV3_WRAP0_S1_CLK                  83
0094 #define GCC_QUPV3_WRAP0_S1_CLK_SRC              84
0095 #define GCC_QUPV3_WRAP0_S2_CLK                  85
0096 #define GCC_QUPV3_WRAP0_S2_CLK_SRC              86
0097 #define GCC_QUPV3_WRAP0_S3_CLK                  87
0098 #define GCC_QUPV3_WRAP0_S3_CLK_SRC              88
0099 #define GCC_QUPV3_WRAP0_S4_CLK                  89
0100 #define GCC_QUPV3_WRAP0_S4_CLK_SRC              90
0101 #define GCC_QUPV3_WRAP0_S5_CLK                  91
0102 #define GCC_QUPV3_WRAP0_S5_CLK_SRC              92
0103 #define GCC_QUPV3_WRAP0_S6_CLK                  93
0104 #define GCC_QUPV3_WRAP0_S6_CLK_SRC              94
0105 #define GCC_QUPV3_WRAP0_S7_CLK                  95
0106 #define GCC_QUPV3_WRAP0_S7_CLK_SRC              96
0107 #define GCC_QUPV3_WRAP1_S0_CLK                  97
0108 #define GCC_QUPV3_WRAP1_S0_CLK_SRC              98
0109 #define GCC_QUPV3_WRAP1_S1_CLK                  99
0110 #define GCC_QUPV3_WRAP1_S1_CLK_SRC              100
0111 #define GCC_QUPV3_WRAP1_S2_CLK                  101
0112 #define GCC_QUPV3_WRAP1_S2_CLK_SRC              102
0113 #define GCC_QUPV3_WRAP1_S3_CLK                  103
0114 #define GCC_QUPV3_WRAP1_S3_CLK_SRC              104
0115 #define GCC_QUPV3_WRAP1_S4_CLK                  105
0116 #define GCC_QUPV3_WRAP1_S4_CLK_SRC              106
0117 #define GCC_QUPV3_WRAP1_S5_CLK                  107
0118 #define GCC_QUPV3_WRAP1_S5_CLK_SRC              108
0119 #define GCC_QUPV3_WRAP2_S0_CLK                  109
0120 #define GCC_QUPV3_WRAP2_S0_CLK_SRC              110
0121 #define GCC_QUPV3_WRAP2_S1_CLK                  111
0122 #define GCC_QUPV3_WRAP2_S1_CLK_SRC              112
0123 #define GCC_QUPV3_WRAP2_S2_CLK                  113
0124 #define GCC_QUPV3_WRAP2_S2_CLK_SRC              114
0125 #define GCC_QUPV3_WRAP2_S3_CLK                  115
0126 #define GCC_QUPV3_WRAP2_S3_CLK_SRC              116
0127 #define GCC_QUPV3_WRAP2_S4_CLK                  117
0128 #define GCC_QUPV3_WRAP2_S4_CLK_SRC              118
0129 #define GCC_QUPV3_WRAP2_S5_CLK                  119
0130 #define GCC_QUPV3_WRAP2_S5_CLK_SRC              120
0131 #define GCC_QUPV3_WRAP_0_M_AHB_CLK              121
0132 #define GCC_QUPV3_WRAP_0_S_AHB_CLK              122
0133 #define GCC_QUPV3_WRAP_1_M_AHB_CLK              123
0134 #define GCC_QUPV3_WRAP_1_S_AHB_CLK              124
0135 #define GCC_QUPV3_WRAP_2_M_AHB_CLK              125
0136 #define GCC_QUPV3_WRAP_2_S_AHB_CLK              126
0137 #define GCC_SDCC2_AHB_CLK                   127
0138 #define GCC_SDCC2_APPS_CLK                  128
0139 #define GCC_SDCC2_APPS_CLK_SRC                  129
0140 #define GCC_SDCC4_AHB_CLK                   130
0141 #define GCC_SDCC4_APPS_CLK                  131
0142 #define GCC_SDCC4_APPS_CLK_SRC                  132
0143 #define GCC_SYS_NOC_CPUSS_AHB_CLK               133
0144 #define GCC_TSIF_AHB_CLK                    134
0145 #define GCC_TSIF_INACTIVITY_TIMERS_CLK              135
0146 #define GCC_TSIF_REF_CLK                    136
0147 #define GCC_TSIF_REF_CLK_SRC                    137
0148 #define GCC_UFS_CARD_AHB_CLK                    138
0149 #define GCC_UFS_CARD_AXI_CLK                    139
0150 #define GCC_UFS_CARD_AXI_CLK_SRC                140
0151 #define GCC_UFS_CARD_AXI_HW_CTL_CLK             141
0152 #define GCC_UFS_CARD_CLKREF_CLK                 142
0153 #define GCC_UFS_CARD_ICE_CORE_CLK               143
0154 #define GCC_UFS_CARD_ICE_CORE_CLK_SRC               144
0155 #define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK            145
0156 #define GCC_UFS_CARD_PHY_AUX_CLK                146
0157 #define GCC_UFS_CARD_PHY_AUX_CLK_SRC                147
0158 #define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK             148
0159 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK                149
0160 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK                150
0161 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK                151
0162 #define GCC_UFS_CARD_UNIPRO_CORE_CLK                152
0163 #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC            153
0164 #define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK         154
0165 #define GCC_UFS_MEM_CLKREF_CLK                  155
0166 #define GCC_UFS_PHY_AHB_CLK                 156
0167 #define GCC_UFS_PHY_AXI_CLK                 157
0168 #define GCC_UFS_PHY_AXI_CLK_SRC                 158
0169 #define GCC_UFS_PHY_AXI_HW_CTL_CLK              159
0170 #define GCC_UFS_PHY_ICE_CORE_CLK                160
0171 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC                161
0172 #define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK             162
0173 #define GCC_UFS_PHY_PHY_AUX_CLK                 163
0174 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC             164
0175 #define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK              165
0176 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK             166
0177 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK             167
0178 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK             168
0179 #define GCC_UFS_PHY_UNIPRO_CORE_CLK             169
0180 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC             170
0181 #define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK          171
0182 #define GCC_USB30_PRIM_MASTER_CLK               172
0183 #define GCC_USB30_PRIM_MASTER_CLK_SRC               173
0184 #define GCC_USB30_PRIM_MOCK_UTMI_CLK                174
0185 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC            175
0186 #define GCC_USB30_PRIM_SLEEP_CLK                176
0187 #define GCC_USB30_SEC_MASTER_CLK                177
0188 #define GCC_USB30_SEC_MASTER_CLK_SRC                178
0189 #define GCC_USB30_SEC_MOCK_UTMI_CLK             179
0190 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC             180
0191 #define GCC_USB30_SEC_SLEEP_CLK                 181
0192 #define GCC_USB3_PRIM_CLKREF_CLK                182
0193 #define GCC_USB3_PRIM_PHY_AUX_CLK               183
0194 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC               184
0195 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK               185
0196 #define GCC_USB3_PRIM_PHY_PIPE_CLK              186
0197 #define GCC_USB3_SEC_CLKREF_CLK                 187
0198 #define GCC_USB3_SEC_PHY_AUX_CLK                188
0199 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC                189
0200 #define GCC_USB3_SEC_PHY_COM_AUX_CLK                190
0201 #define GCC_USB3_SEC_PHY_PIPE_CLK               191
0202 #define GCC_VIDEO_AHB_CLK                   192
0203 #define GCC_VIDEO_AXI0_CLK                  193
0204 #define GCC_VIDEO_AXI1_CLK                  194
0205 #define GCC_VIDEO_AXIC_CLK                  195
0206 #define GCC_VIDEO_XO_CLK                    196
0207 #define GPLL0                           197
0208 #define GPLL0_OUT_EVEN                      198
0209 #define GPLL7                           199
0210 #define GPLL9                           200
0211
0212 /* Reset clocks */
0213 #define GCC_EMAC_BCR                        0
0214 #define GCC_GPU_BCR                     1
0215 #define GCC_MMSS_BCR                        2
0216 #define GCC_NPU_BCR                     3
0217 #define GCC_PCIE_0_BCR                      4
0218 #define GCC_PCIE_0_PHY_BCR                  5
0219 #define GCC_PCIE_1_BCR                      6
0220 #define GCC_PCIE_1_PHY_BCR                  7
0221 #define GCC_PCIE_PHY_BCR                    8
0222 #define GCC_PDM_BCR                     9
0223 #define GCC_PRNG_BCR                        10
0224 #define GCC_QSPI_BCR                        11
0225 #define GCC_QUPV3_WRAPPER_0_BCR                 12
0226 #define GCC_QUPV3_WRAPPER_1_BCR                 13
0227 #define GCC_QUPV3_WRAPPER_2_BCR                 14
0228 #define GCC_QUSB2PHY_PRIM_BCR                   15
0229 #define GCC_QUSB2PHY_SEC_BCR                    16
0230 #define GCC_USB3_PHY_PRIM_BCR                   17
0231 #define GCC_USB3_DP_PHY_PRIM_BCR                18
0232 #define GCC_USB3_PHY_SEC_BCR                    19
0233 #define GCC_USB3PHY_PHY_SEC_BCR                 20
0234 #define GCC_SDCC2_BCR                       21
0235 #define GCC_SDCC4_BCR                       22
0236 #define GCC_TSIF_BCR                        23
0237 #define GCC_UFS_CARD_BCR                    24
0238 #define GCC_UFS_PHY_BCR                     25
0239 #define GCC_USB30_PRIM_BCR                  26
0240 #define GCC_USB30_SEC_BCR                   27
0241 #define GCC_USB_PHY_CFG_AHB2PHY_BCR             28
0242
0243 /* GCC GDSCRs */
0244 #define PCIE_0_GDSC                     0
0245 #define PCIE_1_GDSC                     1
0246 #define UFS_CARD_GDSC                       2
0247 #define UFS_PHY_GDSC                        3
0248 #define USB30_PRIM_GDSC                     4
0249 #define USB30_SEC_GDSC                      5
0250 #define EMAC_GDSC                       6
0251
0252 #endif