dt-bindings/clock/qcom%2Cgcc-mdm9607.h

0001 /* SPDX-License-Identifier: (GPL-2.0-or-later OR BSD-2-Clause) */
0002 /*
0003  * Copyright (c) 2021, Konrad Dybcio <konrad.dybcio@somainline.org>
0004  */
0005
0006 #ifndef _DT_BINDINGS_CLK_MSM_GCC_9607_H
0007 #define _DT_BINDINGS_CLK_MSM_GCC_9607_H
0008
0009 #define GPLL0                           0
0010 #define GPLL0_EARLY                     1
0011 #define GPLL1                           2
0012 #define GPLL1_VOTE                      3
0013 #define GPLL2                           4
0014 #define GPLL2_EARLY                     5
0015 #define PCNOC_BFDCD_CLK_SRC             6
0016 #define SYSTEM_NOC_BFDCD_CLK_SRC        7
0017 #define GCC_SMMU_CFG_CLK                8
0018 #define APSS_AHB_CLK_SRC                9
0019 #define GCC_QDSS_DAP_CLK                10
0020 #define BLSP1_QUP1_I2C_APPS_CLK_SRC     11
0021 #define BLSP1_QUP1_SPI_APPS_CLK_SRC     12
0022 #define BLSP1_QUP2_I2C_APPS_CLK_SRC     13
0023 #define BLSP1_QUP2_SPI_APPS_CLK_SRC     14
0024 #define BLSP1_QUP3_I2C_APPS_CLK_SRC     15
0025 #define BLSP1_QUP3_SPI_APPS_CLK_SRC     16
0026 #define BLSP1_QUP4_I2C_APPS_CLK_SRC     17
0027 #define BLSP1_QUP4_SPI_APPS_CLK_SRC     18
0028 #define BLSP1_QUP5_I2C_APPS_CLK_SRC     19
0029 #define BLSP1_QUP5_SPI_APPS_CLK_SRC     20
0030 #define BLSP1_QUP6_I2C_APPS_CLK_SRC     21
0031 #define BLSP1_QUP6_SPI_APPS_CLK_SRC     22
0032 #define BLSP1_UART1_APPS_CLK_SRC        23
0033 #define BLSP1_UART2_APPS_CLK_SRC        24
0034 #define CRYPTO_CLK_SRC                  25
0035 #define GP1_CLK_SRC                     26
0036 #define GP2_CLK_SRC                     27
0037 #define GP3_CLK_SRC                     28
0038 #define PDM2_CLK_SRC                    29
0039 #define SDCC1_APPS_CLK_SRC              30
0040 #define SDCC2_APPS_CLK_SRC              31
0041 #define APSS_TCU_CLK_SRC                32
0042 #define USB_HS_SYSTEM_CLK_SRC           33
0043 #define GCC_BLSP1_AHB_CLK               34
0044 #define GCC_BLSP1_SLEEP_CLK             35
0045 #define GCC_BLSP1_QUP1_I2C_APPS_CLK     36
0046 #define GCC_BLSP1_QUP1_SPI_APPS_CLK     37
0047 #define GCC_BLSP1_QUP2_I2C_APPS_CLK     38
0048 #define GCC_BLSP1_QUP2_SPI_APPS_CLK     39
0049 #define GCC_BLSP1_QUP3_I2C_APPS_CLK     40
0050 #define GCC_BLSP1_QUP3_SPI_APPS_CLK     41
0051 #define GCC_BLSP1_QUP4_I2C_APPS_CLK     42
0052 #define GCC_BLSP1_QUP4_SPI_APPS_CLK     43
0053 #define GCC_BLSP1_QUP5_I2C_APPS_CLK     44
0054 #define GCC_BLSP1_QUP5_SPI_APPS_CLK     45
0055 #define GCC_BLSP1_QUP6_I2C_APPS_CLK     46
0056 #define GCC_BLSP1_QUP6_SPI_APPS_CLK     47
0057 #define GCC_BLSP1_UART1_APPS_CLK        48
0058 #define GCC_BLSP1_UART2_APPS_CLK        49
0059 #define GCC_BOOT_ROM_AHB_CLK            50
0060 #define GCC_CRYPTO_AHB_CLK              51
0061 #define GCC_CRYPTO_AXI_CLK              52
0062 #define GCC_CRYPTO_CLK                  53
0063 #define GCC_GP1_CLK                     54
0064 #define GCC_GP2_CLK                     55
0065 #define GCC_GP3_CLK                     56
0066 #define GCC_MSS_CFG_AHB_CLK             57
0067 #define GCC_PDM2_CLK                    58
0068 #define GCC_PDM_AHB_CLK                 59
0069 #define GCC_PRNG_AHB_CLK                60
0070 #define GCC_SDCC1_AHB_CLK               61
0071 #define GCC_SDCC1_APPS_CLK              62
0072 #define GCC_SDCC2_AHB_CLK               63
0073 #define GCC_SDCC2_APPS_CLK              64
0074 #define GCC_USB2A_PHY_SLEEP_CLK         65
0075 #define GCC_USB_HS_AHB_CLK              66
0076 #define GCC_USB_HS_SYSTEM_CLK           67
0077 #define GCC_APSS_TCU_CLK                68
0078 #define GCC_MSS_Q6_BIMC_AXI_CLK         69
0079 #define BIMC_PLL                        70
0080 #define BIMC_PLL_VOTE                   71
0081 #define BIMC_DDR_CLK_SRC                72
0082 #define BLSP1_UART3_APPS_CLK_SRC        73
0083 #define BLSP1_UART4_APPS_CLK_SRC        74
0084 #define BLSP1_UART5_APPS_CLK_SRC        75
0085 #define BLSP1_UART6_APPS_CLK_SRC        76
0086 #define GCC_BLSP1_UART3_APPS_CLK        77
0087 #define GCC_BLSP1_UART4_APPS_CLK        78
0088 #define GCC_BLSP1_UART5_APPS_CLK        79
0089 #define GCC_BLSP1_UART6_APPS_CLK        80
0090 #define GCC_APSS_AHB_CLK                81
0091 #define GCC_APSS_AXI_CLK                82
0092 #define GCC_USB_HS_PHY_CFG_AHB_CLK          83
0093 #define GCC_USB_HSIC_CLK_SRC            84
0094 #define GCC_USB_HSIC_IO_CAL_CLK_SRC     85
0095 #define GCC_USB_HSIC_SYSTEM_CLK_SRC     86
0096
0097 /* Resets */
0098 #define USB2_HS_PHY_ONLY_BCR            0
0099 #define QUSB2_PHY_BCR                   1
0100 #define GCC_MSS_RESTART                 2
0101 #define USB_HS_HSIC_BCR                 3
0102 #define USB_HS_BCR                      4
0103
0104 #endif