dt-bindings/clock/axg-audio-clkc.h

0001 /* SPDX-License-Identifier: (GPL-2.0 OR MIT) */
0002 /*
0003  * Copyright (c) 2018 Baylibre SAS.
0004  * Author: Jerome Brunet <jbrunet@baylibre.com>
0005  */
0006
0007 #ifndef __AXG_AUDIO_CLKC_BINDINGS_H
0008 #define __AXG_AUDIO_CLKC_BINDINGS_H
0009
0010 #define AUD_CLKID_DDR_ARB       29
0011 #define AUD_CLKID_PDM           30
0012 #define AUD_CLKID_TDMIN_A       31
0013 #define AUD_CLKID_TDMIN_B       32
0014 #define AUD_CLKID_TDMIN_C       33
0015 #define AUD_CLKID_TDMIN_LB      34
0016 #define AUD_CLKID_TDMOUT_A      35
0017 #define AUD_CLKID_TDMOUT_B      36
0018 #define AUD_CLKID_TDMOUT_C      37
0019 #define AUD_CLKID_FRDDR_A       38
0020 #define AUD_CLKID_FRDDR_B       39
0021 #define AUD_CLKID_FRDDR_C       40
0022 #define AUD_CLKID_TODDR_A       41
0023 #define AUD_CLKID_TODDR_B       42
0024 #define AUD_CLKID_TODDR_C       43
0025 #define AUD_CLKID_LOOPBACK      44
0026 #define AUD_CLKID_SPDIFIN       45
0027 #define AUD_CLKID_SPDIFOUT      46
0028 #define AUD_CLKID_RESAMPLE      47
0029 #define AUD_CLKID_POWER_DETECT      48
0030 #define AUD_CLKID_MST_A_MCLK        49
0031 #define AUD_CLKID_MST_B_MCLK        50
0032 #define AUD_CLKID_MST_C_MCLK        51
0033 #define AUD_CLKID_MST_D_MCLK        52
0034 #define AUD_CLKID_MST_E_MCLK        53
0035 #define AUD_CLKID_MST_F_MCLK        54
0036 #define AUD_CLKID_SPDIFOUT_CLK      55
0037 #define AUD_CLKID_SPDIFIN_CLK       56
0038 #define AUD_CLKID_PDM_DCLK      57
0039 #define AUD_CLKID_PDM_SYSCLK        58
0040 #define AUD_CLKID_MST_A_SCLK        79
0041 #define AUD_CLKID_MST_B_SCLK        80
0042 #define AUD_CLKID_MST_C_SCLK        81
0043 #define AUD_CLKID_MST_D_SCLK        82
0044 #define AUD_CLKID_MST_E_SCLK        83
0045 #define AUD_CLKID_MST_F_SCLK        84
0046 #define AUD_CLKID_MST_A_LRCLK       86
0047 #define AUD_CLKID_MST_B_LRCLK       87
0048 #define AUD_CLKID_MST_C_LRCLK       88
0049 #define AUD_CLKID_MST_D_LRCLK       89
0050 #define AUD_CLKID_MST_E_LRCLK       90
0051 #define AUD_CLKID_MST_F_LRCLK       91
0052 #define AUD_CLKID_TDMIN_A_SCLK_SEL  116
0053 #define AUD_CLKID_TDMIN_B_SCLK_SEL  117
0054 #define AUD_CLKID_TDMIN_C_SCLK_SEL  118
0055 #define AUD_CLKID_TDMIN_LB_SCLK_SEL 119
0056 #define AUD_CLKID_TDMOUT_A_SCLK_SEL 120
0057 #define AUD_CLKID_TDMOUT_B_SCLK_SEL 121
0058 #define AUD_CLKID_TDMOUT_C_SCLK_SEL 122
0059 #define AUD_CLKID_TDMIN_A_SCLK      123
0060 #define AUD_CLKID_TDMIN_B_SCLK      124
0061 #define AUD_CLKID_TDMIN_C_SCLK      125
0062 #define AUD_CLKID_TDMIN_LB_SCLK     126
0063 #define AUD_CLKID_TDMOUT_A_SCLK     127
0064 #define AUD_CLKID_TDMOUT_B_SCLK     128
0065 #define AUD_CLKID_TDMOUT_C_SCLK     129
0066 #define AUD_CLKID_TDMIN_A_LRCLK     130
0067 #define AUD_CLKID_TDMIN_B_LRCLK     131
0068 #define AUD_CLKID_TDMIN_C_LRCLK     132
0069 #define AUD_CLKID_TDMIN_LB_LRCLK    133
0070 #define AUD_CLKID_TDMOUT_A_LRCLK    134
0071 #define AUD_CLKID_TDMOUT_B_LRCLK    135
0072 #define AUD_CLKID_TDMOUT_C_LRCLK    136
0073 #define AUD_CLKID_SPDIFOUT_B        151
0074 #define AUD_CLKID_SPDIFOUT_B_CLK    152
0075 #define AUD_CLKID_TDM_MCLK_PAD0     155
0076 #define AUD_CLKID_TDM_MCLK_PAD1     156
0077 #define AUD_CLKID_TDM_LRCLK_PAD0    157
0078 #define AUD_CLKID_TDM_LRCLK_PAD1    158
0079 #define AUD_CLKID_TDM_LRCLK_PAD2    159
0080 #define AUD_CLKID_TDM_SCLK_PAD0     160
0081 #define AUD_CLKID_TDM_SCLK_PAD1     161
0082 #define AUD_CLKID_TDM_SCLK_PAD2     162
0083 #define AUD_CLKID_TOP           163
0084 #define AUD_CLKID_TORAM         164
0085 #define AUD_CLKID_EQDRC         165
0086 #define AUD_CLKID_RESAMPLE_B        166
0087 #define AUD_CLKID_TOVAD         167
0088 #define AUD_CLKID_LOCKER        168
0089 #define AUD_CLKID_SPDIFIN_LB        169
0090 #define AUD_CLKID_FRDDR_D       170
0091 #define AUD_CLKID_TODDR_D       171
0092 #define AUD_CLKID_LOOPBACK_B        172
0093
0094 #endif /* __AXG_AUDIO_CLKC_BINDINGS_H */