0001
0002
0003
0004
0005
0006 #ifndef __SOC_ROCKCHIP_SIP_H
0007 #define __SOC_ROCKCHIP_SIP_H
0008
0009 #define ROCKCHIP_SIP_DRAM_FREQ 0x82000008
0010 #define ROCKCHIP_SIP_CONFIG_DRAM_INIT 0x00
0011 #define ROCKCHIP_SIP_CONFIG_DRAM_SET_RATE 0x01
0012 #define ROCKCHIP_SIP_CONFIG_DRAM_ROUND_RATE 0x02
0013 #define ROCKCHIP_SIP_CONFIG_DRAM_SET_AT_SR 0x03
0014 #define ROCKCHIP_SIP_CONFIG_DRAM_GET_BW 0x04
0015 #define ROCKCHIP_SIP_CONFIG_DRAM_GET_RATE 0x05
0016 #define ROCKCHIP_SIP_CONFIG_DRAM_CLR_IRQ 0x06
0017 #define ROCKCHIP_SIP_CONFIG_DRAM_SET_PARAM 0x07
0018 #define ROCKCHIP_SIP_CONFIG_DRAM_SET_ODT_PD 0x08
0019
0020 #endif