soc/mediatek/infracfg.h

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 #ifndef __SOC_MEDIATEK_INFRACFG_H
0003 #define __SOC_MEDIATEK_INFRACFG_H
0004
0005 #define MT8195_TOP_AXI_PROT_EN_STA1                     0x228
0006 #define MT8195_TOP_AXI_PROT_EN_1_STA1                   0x258
0007 #define MT8195_TOP_AXI_PROT_EN_SET          0x2a0
0008 #define MT8195_TOP_AXI_PROT_EN_CLR                      0x2a4
0009 #define MT8195_TOP_AXI_PROT_EN_1_SET                    0x2a8
0010 #define MT8195_TOP_AXI_PROT_EN_1_CLR                    0x2ac
0011 #define MT8195_TOP_AXI_PROT_EN_MM_SET                   0x2d4
0012 #define MT8195_TOP_AXI_PROT_EN_MM_CLR                   0x2d8
0013 #define MT8195_TOP_AXI_PROT_EN_MM_STA1                  0x2ec
0014 #define MT8195_TOP_AXI_PROT_EN_2_SET                    0x714
0015 #define MT8195_TOP_AXI_PROT_EN_2_CLR                    0x718
0016 #define MT8195_TOP_AXI_PROT_EN_2_STA1                   0x724
0017 #define MT8195_TOP_AXI_PROT_EN_VDNR_SET                 0xb84
0018 #define MT8195_TOP_AXI_PROT_EN_VDNR_CLR                 0xb88
0019 #define MT8195_TOP_AXI_PROT_EN_VDNR_STA1                0xb90
0020 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_SET               0xba4
0021 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_CLR               0xba8
0022 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_STA1              0xbb0
0023 #define MT8195_TOP_AXI_PROT_EN_VDNR_2_SET               0xbb8
0024 #define MT8195_TOP_AXI_PROT_EN_VDNR_2_CLR               0xbbc
0025 #define MT8195_TOP_AXI_PROT_EN_VDNR_2_STA1              0xbc4
0026 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET       0xbcc
0027 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR       0xbd0
0028 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA1      0xbd8
0029 #define MT8195_TOP_AXI_PROT_EN_MM_2_SET                 0xdcc
0030 #define MT8195_TOP_AXI_PROT_EN_MM_2_CLR                 0xdd0
0031 #define MT8195_TOP_AXI_PROT_EN_MM_2_STA1                0xdd8
0032
0033 #define MT8195_TOP_AXI_PROT_EN_VDOSYS0          BIT(6)
0034 #define MT8195_TOP_AXI_PROT_EN_VPPSYS0          BIT(10)
0035 #define MT8195_TOP_AXI_PROT_EN_MFG1         BIT(11)
0036 #define MT8195_TOP_AXI_PROT_EN_MFG1_2ND         GENMASK(22, 21)
0037 #define MT8195_TOP_AXI_PROT_EN_VPPSYS0_2ND      BIT(23)
0038 #define MT8195_TOP_AXI_PROT_EN_1_MFG1           GENMASK(20, 19)
0039 #define MT8195_TOP_AXI_PROT_EN_1_CAM            BIT(22)
0040 #define MT8195_TOP_AXI_PROT_EN_2_CAM            BIT(0)
0041 #define MT8195_TOP_AXI_PROT_EN_2_MFG1_2ND       GENMASK(6, 5)
0042 #define MT8195_TOP_AXI_PROT_EN_2_MFG1           BIT(7)
0043 #define MT8195_TOP_AXI_PROT_EN_2_AUDIO          (BIT(9) | BIT(11))
0044 #define MT8195_TOP_AXI_PROT_EN_2_ADSP           (BIT(12) | GENMASK(16, 14))
0045 #define MT8195_TOP_AXI_PROT_EN_MM_CAM           (BIT(0) | BIT(2) | BIT(4))
0046 #define MT8195_TOP_AXI_PROT_EN_MM_IPE           BIT(1)
0047 #define MT8195_TOP_AXI_PROT_EN_MM_IMG           BIT(3)
0048 #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS0       GENMASK(21, 17)
0049 #define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1       GENMASK(8, 5)
0050 #define MT8195_TOP_AXI_PROT_EN_MM_VENC          (BIT(9) | BIT(11))
0051 #define MT8195_TOP_AXI_PROT_EN_MM_VENC_CORE1        (BIT(10) | BIT(12))
0052 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0         BIT(13)
0053 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1         BIT(14)
0054 #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1_2ND       BIT(22)
0055 #define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1_2ND       BIT(23)
0056 #define MT8195_TOP_AXI_PROT_EN_MM_CAM_2ND       BIT(24)
0057 #define MT8195_TOP_AXI_PROT_EN_MM_IMG_2ND       BIT(25)
0058 #define MT8195_TOP_AXI_PROT_EN_MM_VENC_2ND      BIT(26)
0059 #define MT8195_TOP_AXI_PROT_EN_MM_WPESYS        BIT(27)
0060 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0_2ND     BIT(28)
0061 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1_2ND     BIT(29)
0062 #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1       GENMASK(31, 30)
0063 #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0_2ND     (GENMASK(1, 0) | BIT(4) | BIT(11))
0064 #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC        BIT(2)
0065 #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC_CORE1      (BIT(3) | BIT(15))
0066 #define MT8195_TOP_AXI_PROT_EN_MM_2_CAM         (BIT(5) | BIT(17))
0067 #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS1     (GENMASK(7, 6) | BIT(18))
0068 #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0     GENMASK(9, 8)
0069 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDOSYS1     BIT(10)
0070 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2_2ND       BIT(12)
0071 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0_2ND       BIT(13)
0072 #define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS_2ND      BIT(14)
0073 #define MT8195_TOP_AXI_PROT_EN_MM_2_IPE         BIT(16)
0074 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2       BIT(21)
0075 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0       BIT(22)
0076 #define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS      GENMASK(24, 23)
0077 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_EPD_TX        BIT(1)
0078 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_DP_TX     BIT(2)
0079 #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P0     (BIT(11) | BIT(28))
0080 #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P1     (BIT(12) | BIT(29))
0081 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P0   BIT(13)
0082 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P1   BIT(14)
0083 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1  (BIT(17) | BIT(19))
0084 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0   BIT(20)
0085 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0   BIT(21)
0086
0087 #define MT8192_TOP_AXI_PROT_EN_STA1         0x228
0088 #define MT8192_TOP_AXI_PROT_EN_1_STA1           0x258
0089 #define MT8192_TOP_AXI_PROT_EN_SET          0x2a0
0090 #define MT8192_TOP_AXI_PROT_EN_CLR          0x2a4
0091 #define MT8192_TOP_AXI_PROT_EN_1_SET            0x2a8
0092 #define MT8192_TOP_AXI_PROT_EN_1_CLR            0x2ac
0093 #define MT8192_TOP_AXI_PROT_EN_MM_SET           0x2d4
0094 #define MT8192_TOP_AXI_PROT_EN_MM_CLR           0x2d8
0095 #define MT8192_TOP_AXI_PROT_EN_MM_STA1          0x2ec
0096 #define MT8192_TOP_AXI_PROT_EN_2_SET            0x714
0097 #define MT8192_TOP_AXI_PROT_EN_2_CLR            0x718
0098 #define MT8192_TOP_AXI_PROT_EN_2_STA1           0x724
0099 #define MT8192_TOP_AXI_PROT_EN_VDNR_SET         0xb84
0100 #define MT8192_TOP_AXI_PROT_EN_VDNR_CLR         0xb88
0101 #define MT8192_TOP_AXI_PROT_EN_VDNR_STA1        0xb90
0102 #define MT8192_TOP_AXI_PROT_EN_MM_2_SET         0xdcc
0103 #define MT8192_TOP_AXI_PROT_EN_MM_2_CLR         0xdd0
0104 #define MT8192_TOP_AXI_PROT_EN_MM_2_STA1        0xdd8
0105
0106 #define MT8192_TOP_AXI_PROT_EN_DISP         (BIT(6) | BIT(23))
0107 #define MT8192_TOP_AXI_PROT_EN_CONN         (BIT(13) | BIT(18))
0108 #define MT8192_TOP_AXI_PROT_EN_CONN_2ND         BIT(14)
0109 #define MT8192_TOP_AXI_PROT_EN_MFG1         GENMASK(22, 21)
0110 #define MT8192_TOP_AXI_PROT_EN_1_CONN           BIT(10)
0111 #define MT8192_TOP_AXI_PROT_EN_1_MFG1           BIT(21)
0112 #define MT8192_TOP_AXI_PROT_EN_1_CAM            BIT(22)
0113 #define MT8192_TOP_AXI_PROT_EN_2_CAM            BIT(0)
0114 #define MT8192_TOP_AXI_PROT_EN_2_ADSP           BIT(3)
0115 #define MT8192_TOP_AXI_PROT_EN_2_AUDIO          BIT(4)
0116 #define MT8192_TOP_AXI_PROT_EN_2_MFG1           GENMASK(6, 5)
0117 #define MT8192_TOP_AXI_PROT_EN_2_MFG1_2ND       BIT(7)
0118 #define MT8192_TOP_AXI_PROT_EN_MM_CAM           (BIT(0) | BIT(2))
0119 #define MT8192_TOP_AXI_PROT_EN_MM_DISP          (BIT(0) | BIT(2) | \
0120                             BIT(10) | BIT(12) | \
0121                             BIT(14) | BIT(16) | \
0122                             BIT(24) | BIT(26))
0123 #define MT8192_TOP_AXI_PROT_EN_MM_CAM_2ND       (BIT(1) | BIT(3))
0124 #define MT8192_TOP_AXI_PROT_EN_MM_DISP_2ND      (BIT(1) | BIT(3) | \
0125                             BIT(15) | BIT(17) | \
0126                             BIT(25) | BIT(27))
0127 #define MT8192_TOP_AXI_PROT_EN_MM_ISP2          BIT(14)
0128 #define MT8192_TOP_AXI_PROT_EN_MM_ISP2_2ND      BIT(15)
0129 #define MT8192_TOP_AXI_PROT_EN_MM_IPE           BIT(16)
0130 #define MT8192_TOP_AXI_PROT_EN_MM_IPE_2ND       BIT(17)
0131 #define MT8192_TOP_AXI_PROT_EN_MM_VDEC          BIT(24)
0132 #define MT8192_TOP_AXI_PROT_EN_MM_VDEC_2ND      BIT(25)
0133 #define MT8192_TOP_AXI_PROT_EN_MM_VENC          BIT(26)
0134 #define MT8192_TOP_AXI_PROT_EN_MM_VENC_2ND      BIT(27)
0135 #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP         BIT(8)
0136 #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP        (BIT(8) | BIT(12))
0137 #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP_2ND     BIT(9)
0138 #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP_2ND        (BIT(9) | BIT(13))
0139 #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP         BIT(12)
0140 #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP_2ND     BIT(13)
0141 #define MT8192_TOP_AXI_PROT_EN_VDNR_CAM         BIT(21)
0142
0143 #define MT8186_TOP_AXI_PROT_EN_SET          (0x2A0)
0144 #define MT8186_TOP_AXI_PROT_EN_CLR          (0x2A4)
0145 #define MT8186_TOP_AXI_PROT_EN_STA          (0x228)
0146 #define MT8186_TOP_AXI_PROT_EN_1_SET            (0x2A8)
0147 #define MT8186_TOP_AXI_PROT_EN_1_CLR            (0x2AC)
0148 #define MT8186_TOP_AXI_PROT_EN_1_STA            (0x258)
0149 #define MT8186_TOP_AXI_PROT_EN_2_SET            (0x2B0)
0150 #define MT8186_TOP_AXI_PROT_EN_2_CLR            (0x2B4)
0151 #define MT8186_TOP_AXI_PROT_EN_2_STA            (0x26C)
0152 #define MT8186_TOP_AXI_PROT_EN_3_SET            (0x2B8)
0153 #define MT8186_TOP_AXI_PROT_EN_3_CLR            (0x2BC)
0154 #define MT8186_TOP_AXI_PROT_EN_3_STA            (0x2C8)
0155
0156 /* MFG1 */
0157 #define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP1     (GENMASK(28, 27))
0158 #define MT8186_TOP_AXI_PROT_EN_MFG1_STEP2       (GENMASK(22, 21))
0159 #define MT8186_TOP_AXI_PROT_EN_MFG1_STEP3       (BIT(25))
0160 #define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP4     (BIT(29))
0161 /* DIS */
0162 #define MT8186_TOP_AXI_PROT_EN_1_DIS_STEP1      (GENMASK(12, 11))
0163 #define MT8186_TOP_AXI_PROT_EN_DIS_STEP2        (GENMASK(2, 1) | GENMASK(11, 10))
0164 /* IMG */
0165 #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP1      (BIT(23))
0166 #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP2      (BIT(15))
0167 /* IPE */
0168 #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP1      (BIT(24))
0169 #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP2      (BIT(16))
0170 /* CAM */
0171 #define MT8186_TOP_AXI_PROT_EN_1_CAM_STEP1      (GENMASK(22, 21))
0172 #define MT8186_TOP_AXI_PROT_EN_1_CAM_STEP2      (GENMASK(14, 13))
0173 /* VENC */
0174 #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP1     (BIT(31))
0175 #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP2     (BIT(19))
0176 /* VDEC */
0177 #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP1     (BIT(30))
0178 #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP2     (BIT(17))
0179 /* WPE */
0180 #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP1      (BIT(17))
0181 #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP2      (BIT(16))
0182 /* CONN_ON */
0183 #define MT8186_TOP_AXI_PROT_EN_1_CONN_ON_STEP1      (BIT(18))
0184 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP2        (BIT(14))
0185 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP3        (BIT(13))
0186 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP4        (BIT(16))
0187 /* ADSP_TOP */
0188 #define MT8186_TOP_AXI_PROT_EN_3_ADSP_TOP_STEP1     (GENMASK(12, 11))
0189 #define MT8186_TOP_AXI_PROT_EN_3_ADSP_TOP_STEP2     (GENMASK(1, 0))
0190
0191 #define MT8183_TOP_AXI_PROT_EN_STA1         0x228
0192 #define MT8183_TOP_AXI_PROT_EN_STA1_1           0x258
0193 #define MT8183_TOP_AXI_PROT_EN_SET          0x2a0
0194 #define MT8183_TOP_AXI_PROT_EN_CLR          0x2a4
0195 #define MT8183_TOP_AXI_PROT_EN_1_SET            0x2a8
0196 #define MT8183_TOP_AXI_PROT_EN_1_CLR            0x2ac
0197 #define MT8183_TOP_AXI_PROT_EN_MCU_SET          0x2c4
0198 #define MT8183_TOP_AXI_PROT_EN_MCU_CLR          0x2c8
0199 #define MT8183_TOP_AXI_PROT_EN_MCU_STA1         0x2e4
0200 #define MT8183_TOP_AXI_PROT_EN_MM_SET           0x2d4
0201 #define MT8183_TOP_AXI_PROT_EN_MM_CLR           0x2d8
0202 #define MT8183_TOP_AXI_PROT_EN_MM_STA1          0x2ec
0203
0204 #define MT8183_TOP_AXI_PROT_EN_DISP         (BIT(10) | BIT(11))
0205 #define MT8183_TOP_AXI_PROT_EN_CONN         (BIT(13) | BIT(14))
0206 #define MT8183_TOP_AXI_PROT_EN_MFG          (BIT(21) | BIT(22))
0207 #define MT8183_TOP_AXI_PROT_EN_CAM          BIT(28)
0208 #define MT8183_TOP_AXI_PROT_EN_VPU_TOP          BIT(27)
0209 #define MT8183_TOP_AXI_PROT_EN_1_DISP           (BIT(16) | BIT(17))
0210 #define MT8183_TOP_AXI_PROT_EN_1_MFG            GENMASK(21, 19)
0211 #define MT8183_TOP_AXI_PROT_EN_MM_ISP           (BIT(3) | BIT(8))
0212 #define MT8183_TOP_AXI_PROT_EN_MM_ISP_2ND       BIT(10)
0213 #define MT8183_TOP_AXI_PROT_EN_MM_CAM           (BIT(4) | BIT(5) | \
0214                              BIT(9) | BIT(13))
0215 #define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP       (GENMASK(9, 6) | \
0216                              BIT(12))
0217 #define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP_2ND       (BIT(10) | BIT(11))
0218 #define MT8183_TOP_AXI_PROT_EN_MM_CAM_2ND       BIT(11)
0219 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0_2ND    (BIT(0) | BIT(2) | \
0220                              BIT(4))
0221 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1_2ND    (BIT(1) | BIT(3) | \
0222                              BIT(5))
0223 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0        BIT(6)
0224 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1        BIT(7)
0225
0226 #define MT8183_SMI_COMMON_CLAMP_EN          0x3c0
0227 #define MT8183_SMI_COMMON_CLAMP_EN_SET          0x3c4
0228 #define MT8183_SMI_COMMON_CLAMP_EN_CLR          0x3c8
0229
0230 #define MT8183_SMI_COMMON_SMI_CLAMP_DISP        GENMASK(7, 0)
0231 #define MT8183_SMI_COMMON_SMI_CLAMP_VENC        BIT(1)
0232 #define MT8183_SMI_COMMON_SMI_CLAMP_ISP         BIT(2)
0233 #define MT8183_SMI_COMMON_SMI_CLAMP_CAM         (BIT(3) | BIT(4))
0234 #define MT8183_SMI_COMMON_SMI_CLAMP_VPU_TOP     (BIT(5) | BIT(6))
0235 #define MT8183_SMI_COMMON_SMI_CLAMP_VDEC        BIT(7)
0236
0237 #define MT8173_TOP_AXI_PROT_EN_MCI_M2       BIT(0)
0238 #define MT8173_TOP_AXI_PROT_EN_MM_M0        BIT(1)
0239 #define MT8173_TOP_AXI_PROT_EN_MM_M1        BIT(2)
0240 #define MT8173_TOP_AXI_PROT_EN_MMAPB_S      BIT(6)
0241 #define MT8173_TOP_AXI_PROT_EN_L2C_M2       BIT(9)
0242 #define MT8173_TOP_AXI_PROT_EN_L2SS_SMI     BIT(11)
0243 #define MT8173_TOP_AXI_PROT_EN_L2SS_ADD     BIT(12)
0244 #define MT8173_TOP_AXI_PROT_EN_CCI_M2       BIT(13)
0245 #define MT8173_TOP_AXI_PROT_EN_MFG_S        BIT(14)
0246 #define MT8173_TOP_AXI_PROT_EN_PERI_M0      BIT(15)
0247 #define MT8173_TOP_AXI_PROT_EN_PERI_M1      BIT(16)
0248 #define MT8173_TOP_AXI_PROT_EN_DEBUGSYS     BIT(17)
0249 #define MT8173_TOP_AXI_PROT_EN_CQ_DMA       BIT(18)
0250 #define MT8173_TOP_AXI_PROT_EN_GCPU     BIT(19)
0251 #define MT8173_TOP_AXI_PROT_EN_IOMMU        BIT(20)
0252 #define MT8173_TOP_AXI_PROT_EN_MFG_M0       BIT(21)
0253 #define MT8173_TOP_AXI_PROT_EN_MFG_M1       BIT(22)
0254 #define MT8173_TOP_AXI_PROT_EN_MFG_SNOOP_OUT    BIT(23)
0255
0256 #define MT8167_TOP_AXI_PROT_EN_MM_EMI       BIT(1)
0257 #define MT8167_TOP_AXI_PROT_EN_MCU_MFG      BIT(2)
0258 #define MT8167_TOP_AXI_PROT_EN_CONN_EMI     BIT(4)
0259 #define MT8167_TOP_AXI_PROT_EN_MFG_EMI      BIT(5)
0260 #define MT8167_TOP_AXI_PROT_EN_CONN_MCU     BIT(8)
0261 #define MT8167_TOP_AXI_PROT_EN_MCU_CONN     BIT(9)
0262 #define MT8167_TOP_AXI_PROT_EN_MCU_MM       BIT(11)
0263
0264 #define MT2701_TOP_AXI_PROT_EN_MM_M0        BIT(1)
0265 #define MT2701_TOP_AXI_PROT_EN_CONN_M       BIT(2)
0266 #define MT2701_TOP_AXI_PROT_EN_CONN_S       BIT(8)
0267
0268 #define MT7622_TOP_AXI_PROT_EN_ETHSYS       (BIT(3) | BIT(17))
0269 #define MT7622_TOP_AXI_PROT_EN_HIF0     (BIT(24) | BIT(25))
0270 #define MT7622_TOP_AXI_PROT_EN_HIF1     (BIT(26) | BIT(27) | \
0271                          BIT(28))
0272 #define MT7622_TOP_AXI_PROT_EN_WB       (BIT(2) | BIT(6) | \
0273                          BIT(7) | BIT(8))
0274
0275 #define INFRA_TOPAXI_PROTECTEN          0x0220
0276 #define INFRA_TOPAXI_PROTECTSTA1        0x0228
0277 #define INFRA_TOPAXI_PROTECTEN_SET      0x0260
0278 #define INFRA_TOPAXI_PROTECTEN_CLR      0x0264
0279
0280 #define MT8192_INFRA_CTRL           0x290
0281 #define MT8192_INFRA_CTRL_DISABLE_MFG2ACP   BIT(9)
0282
0283 #define REG_INFRA_MISC              0xf00
0284 #define F_DDR_4GB_SUPPORT_EN            BIT(13)
0285
0286 int mtk_infracfg_set_bus_protection(struct regmap *infracfg, u32 mask,
0287         bool reg_update);
0288 int mtk_infracfg_clear_bus_protection(struct regmap *infracfg, u32 mask,
0289         bool reg_update);
0290 #endif /* __SOC_MEDIATEK_INFRACFG_H */