0001
0002
0003
0004
0005
0006 #ifndef _DT_BINDINGS_RESET_IPQ_GCC_6018_H
0007 #define _DT_BINDINGS_RESET_IPQ_GCC_6018_H
0008
0009 #define GCC_BLSP1_BCR 0
0010 #define GCC_BLSP1_QUP1_BCR 1
0011 #define GCC_BLSP1_UART1_BCR 2
0012 #define GCC_BLSP1_QUP2_BCR 3
0013 #define GCC_BLSP1_UART2_BCR 4
0014 #define GCC_BLSP1_QUP3_BCR 5
0015 #define GCC_BLSP1_UART3_BCR 6
0016 #define GCC_BLSP1_QUP4_BCR 7
0017 #define GCC_BLSP1_UART4_BCR 8
0018 #define GCC_BLSP1_QUP5_BCR 9
0019 #define GCC_BLSP1_UART5_BCR 10
0020 #define GCC_BLSP1_QUP6_BCR 11
0021 #define GCC_BLSP1_UART6_BCR 12
0022 #define GCC_IMEM_BCR 13
0023 #define GCC_SMMU_BCR 14
0024 #define GCC_APSS_TCU_BCR 15
0025 #define GCC_SMMU_XPU_BCR 16
0026 #define GCC_PCNOC_TBU_BCR 17
0027 #define GCC_SMMU_CFG_BCR 18
0028 #define GCC_PRNG_BCR 19
0029 #define GCC_BOOT_ROM_BCR 20
0030 #define GCC_CRYPTO_BCR 21
0031 #define GCC_WCSS_BCR 22
0032 #define GCC_WCSS_Q6_BCR 23
0033 #define GCC_NSS_BCR 24
0034 #define GCC_SEC_CTRL_BCR 25
0035 #define GCC_DDRSS_BCR 26
0036 #define GCC_SYSTEM_NOC_BCR 27
0037 #define GCC_PCNOC_BCR 28
0038 #define GCC_TCSR_BCR 29
0039 #define GCC_QDSS_BCR 30
0040 #define GCC_DCD_BCR 31
0041 #define GCC_MSG_RAM_BCR 32
0042 #define GCC_MPM_BCR 33
0043 #define GCC_SPDM_BCR 34
0044 #define GCC_RBCPR_BCR 35
0045 #define GCC_RBCPR_MX_BCR 36
0046 #define GCC_TLMM_BCR 37
0047 #define GCC_RBCPR_WCSS_BCR 38
0048 #define GCC_USB0_PHY_BCR 39
0049 #define GCC_USB3PHY_0_PHY_BCR 40
0050 #define GCC_USB0_BCR 41
0051 #define GCC_USB1_BCR 42
0052 #define GCC_QUSB2_0_PHY_BCR 43
0053 #define GCC_QUSB2_1_PHY_BCR 44
0054 #define GCC_SDCC1_BCR 45
0055 #define GCC_SNOC_BUS_TIMEOUT0_BCR 46
0056 #define GCC_SNOC_BUS_TIMEOUT1_BCR 47
0057 #define GCC_SNOC_BUS_TIMEOUT2_BCR 48
0058 #define GCC_PCNOC_BUS_TIMEOUT0_BCR 49
0059 #define GCC_PCNOC_BUS_TIMEOUT1_BCR 50
0060 #define GCC_PCNOC_BUS_TIMEOUT2_BCR 51
0061 #define GCC_PCNOC_BUS_TIMEOUT3_BCR 52
0062 #define GCC_PCNOC_BUS_TIMEOUT4_BCR 53
0063 #define GCC_PCNOC_BUS_TIMEOUT5_BCR 54
0064 #define GCC_PCNOC_BUS_TIMEOUT6_BCR 55
0065 #define GCC_PCNOC_BUS_TIMEOUT7_BCR 56
0066 #define GCC_PCNOC_BUS_TIMEOUT8_BCR 57
0067 #define GCC_PCNOC_BUS_TIMEOUT9_BCR 58
0068 #define GCC_UNIPHY0_BCR 59
0069 #define GCC_UNIPHY1_BCR 60
0070 #define GCC_CMN_12GPLL_BCR 61
0071 #define GCC_QPIC_BCR 62
0072 #define GCC_MDIO_BCR 63
0073 #define GCC_WCSS_CORE_TBU_BCR 64
0074 #define GCC_WCSS_Q6_TBU_BCR 65
0075 #define GCC_USB0_TBU_BCR 66
0076 #define GCC_PCIE0_TBU_BCR 67
0077 #define GCC_PCIE0_BCR 68
0078 #define GCC_PCIE0_PHY_BCR 69
0079 #define GCC_PCIE0PHY_PHY_BCR 70
0080 #define GCC_PCIE0_LINK_DOWN_BCR 71
0081 #define GCC_DCC_BCR 72
0082 #define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR 73
0083 #define GCC_SMMU_CATS_BCR 74
0084 #define GCC_UBI0_AXI_ARES 75
0085 #define GCC_UBI0_AHB_ARES 76
0086 #define GCC_UBI0_NC_AXI_ARES 77
0087 #define GCC_UBI0_DBG_ARES 78
0088 #define GCC_UBI0_CORE_CLAMP_ENABLE 79
0089 #define GCC_UBI0_CLKRST_CLAMP_ENABLE 80
0090 #define GCC_UBI0_UTCM_ARES 81
0091 #define GCC_NSS_CFG_ARES 82
0092 #define GCC_NSS_NOC_ARES 83
0093 #define GCC_NSS_CRYPTO_ARES 84
0094 #define GCC_NSS_CSR_ARES 85
0095 #define GCC_NSS_CE_APB_ARES 86
0096 #define GCC_NSS_CE_AXI_ARES 87
0097 #define GCC_NSSNOC_CE_APB_ARES 88
0098 #define GCC_NSSNOC_CE_AXI_ARES 89
0099 #define GCC_NSSNOC_UBI0_AHB_ARES 90
0100 #define GCC_NSSNOC_SNOC_ARES 91
0101 #define GCC_NSSNOC_CRYPTO_ARES 92
0102 #define GCC_NSSNOC_ATB_ARES 93
0103 #define GCC_NSSNOC_QOSGEN_REF_ARES 94
0104 #define GCC_NSSNOC_TIMEOUT_REF_ARES 95
0105 #define GCC_PCIE0_PIPE_ARES 96
0106 #define GCC_PCIE0_SLEEP_ARES 97
0107 #define GCC_PCIE0_CORE_STICKY_ARES 98
0108 #define GCC_PCIE0_AXI_MASTER_ARES 99
0109 #define GCC_PCIE0_AXI_SLAVE_ARES 100
0110 #define GCC_PCIE0_AHB_ARES 101
0111 #define GCC_PCIE0_AXI_MASTER_STICKY_ARES 102
0112 #define GCC_PCIE0_AXI_SLAVE_STICKY_ARES 103
0113 #define GCC_PPE_FULL_RESET 104
0114 #define GCC_UNIPHY0_SOFT_RESET 105
0115 #define GCC_UNIPHY0_XPCS_RESET 106
0116 #define GCC_UNIPHY1_SOFT_RESET 107
0117 #define GCC_UNIPHY1_XPCS_RESET 108
0118 #define GCC_EDMA_HW_RESET 109
0119 #define GCC_ADSS_BCR 110
0120 #define GCC_NSS_NOC_TBU_BCR 111
0121 #define GCC_NSSPORT1_RESET 112
0122 #define GCC_NSSPORT2_RESET 113
0123 #define GCC_NSSPORT3_RESET 114
0124 #define GCC_NSSPORT4_RESET 115
0125 #define GCC_NSSPORT5_RESET 116
0126 #define GCC_UNIPHY0_PORT1_ARES 117
0127 #define GCC_UNIPHY0_PORT2_ARES 118
0128 #define GCC_UNIPHY0_PORT3_ARES 119
0129 #define GCC_UNIPHY0_PORT4_ARES 120
0130 #define GCC_UNIPHY0_PORT5_ARES 121
0131 #define GCC_UNIPHY0_PORT_4_5_RESET 122
0132 #define GCC_UNIPHY0_PORT_4_RESET 123
0133 #define GCC_LPASS_BCR 124
0134 #define GCC_UBI32_TBU_BCR 125
0135 #define GCC_LPASS_TBU_BCR 126
0136 #define GCC_WCSSAON_RESET 127
0137 #define GCC_LPASS_Q6_AXIM_ARES 128
0138 #define GCC_LPASS_Q6SS_TSCTR_1TO2_ARES 129
0139 #define GCC_LPASS_Q6SS_TRIG_ARES 130
0140 #define GCC_LPASS_Q6_ATBM_AT_ARES 131
0141 #define GCC_LPASS_Q6_PCLKDBG_ARES 132
0142 #define GCC_LPASS_CORE_AXIM_ARES 133
0143 #define GCC_LPASS_SNOC_CFG_ARES 134
0144 #define GCC_WCSS_DBG_ARES 135
0145 #define GCC_WCSS_ECAHB_ARES 136
0146 #define GCC_WCSS_ACMT_ARES 137
0147 #define GCC_WCSS_DBG_BDG_ARES 138
0148 #define GCC_WCSS_AHB_S_ARES 139
0149 #define GCC_WCSS_AXI_M_ARES 140
0150 #define GCC_Q6SS_DBG_ARES 141
0151 #define GCC_Q6_AHB_S_ARES 142
0152 #define GCC_Q6_AHB_ARES 143
0153 #define GCC_Q6_AXIM2_ARES 144
0154 #define GCC_Q6_AXIM_ARES 145
0155 #define GCC_UBI0_CORE_ARES 146
0156
0157 #endif
