0001
0002
0003
0004
0005
0006 #ifndef _DT_BINDINGS_RESET_APQ_GCC_8084_H
0007 #define _DT_BINDINGS_RESET_APQ_GCC_8084_H
0008
0009 #define GCC_SYSTEM_NOC_BCR 0
0010 #define GCC_CONFIG_NOC_BCR 1
0011 #define GCC_PERIPH_NOC_BCR 2
0012 #define GCC_IMEM_BCR 3
0013 #define GCC_MMSS_BCR 4
0014 #define GCC_QDSS_BCR 5
0015 #define GCC_USB_30_BCR 6
0016 #define GCC_USB3_PHY_BCR 7
0017 #define GCC_USB_HS_HSIC_BCR 8
0018 #define GCC_USB_HS_BCR 9
0019 #define GCC_USB2A_PHY_BCR 10
0020 #define GCC_USB2B_PHY_BCR 11
0021 #define GCC_SDCC1_BCR 12
0022 #define GCC_SDCC2_BCR 13
0023 #define GCC_SDCC3_BCR 14
0024 #define GCC_SDCC4_BCR 15
0025 #define GCC_BLSP1_BCR 16
0026 #define GCC_BLSP1_QUP1_BCR 17
0027 #define GCC_BLSP1_UART1_BCR 18
0028 #define GCC_BLSP1_QUP2_BCR 19
0029 #define GCC_BLSP1_UART2_BCR 20
0030 #define GCC_BLSP1_QUP3_BCR 21
0031 #define GCC_BLSP1_UART3_BCR 22
0032 #define GCC_BLSP1_QUP4_BCR 23
0033 #define GCC_BLSP1_UART4_BCR 24
0034 #define GCC_BLSP1_QUP5_BCR 25
0035 #define GCC_BLSP1_UART5_BCR 26
0036 #define GCC_BLSP1_QUP6_BCR 27
0037 #define GCC_BLSP1_UART6_BCR 28
0038 #define GCC_BLSP2_BCR 29
0039 #define GCC_BLSP2_QUP1_BCR 30
0040 #define GCC_BLSP2_UART1_BCR 31
0041 #define GCC_BLSP2_QUP2_BCR 32
0042 #define GCC_BLSP2_UART2_BCR 33
0043 #define GCC_BLSP2_QUP3_BCR 34
0044 #define GCC_BLSP2_UART3_BCR 35
0045 #define GCC_BLSP2_QUP4_BCR 36
0046 #define GCC_BLSP2_UART4_BCR 37
0047 #define GCC_BLSP2_QUP5_BCR 38
0048 #define GCC_BLSP2_UART5_BCR 39
0049 #define GCC_BLSP2_QUP6_BCR 40
0050 #define GCC_BLSP2_UART6_BCR 41
0051 #define GCC_PDM_BCR 42
0052 #define GCC_PRNG_BCR 43
0053 #define GCC_BAM_DMA_BCR 44
0054 #define GCC_TSIF_BCR 45
0055 #define GCC_TCSR_BCR 46
0056 #define GCC_BOOT_ROM_BCR 47
0057 #define GCC_MSG_RAM_BCR 48
0058 #define GCC_TLMM_BCR 49
0059 #define GCC_MPM_BCR 50
0060 #define GCC_MPM_AHB_RESET 51
0061 #define GCC_MPM_NON_AHB_RESET 52
0062 #define GCC_SEC_CTRL_BCR 53
0063 #define GCC_SPMI_BCR 54
0064 #define GCC_SPDM_BCR 55
0065 #define GCC_CE1_BCR 56
0066 #define GCC_CE2_BCR 57
0067 #define GCC_BIMC_BCR 58
0068 #define GCC_SNOC_BUS_TIMEOUT0_BCR 59
0069 #define GCC_SNOC_BUS_TIMEOUT2_BCR 60
0070 #define GCC_PNOC_BUS_TIMEOUT0_BCR 61
0071 #define GCC_PNOC_BUS_TIMEOUT1_BCR 62
0072 #define GCC_PNOC_BUS_TIMEOUT2_BCR 63
0073 #define GCC_PNOC_BUS_TIMEOUT3_BCR 64
0074 #define GCC_PNOC_BUS_TIMEOUT4_BCR 65
0075 #define GCC_CNOC_BUS_TIMEOUT0_BCR 66
0076 #define GCC_CNOC_BUS_TIMEOUT1_BCR 67
0077 #define GCC_CNOC_BUS_TIMEOUT2_BCR 68
0078 #define GCC_CNOC_BUS_TIMEOUT3_BCR 69
0079 #define GCC_CNOC_BUS_TIMEOUT4_BCR 70
0080 #define GCC_CNOC_BUS_TIMEOUT5_BCR 71
0081 #define GCC_CNOC_BUS_TIMEOUT6_BCR 72
0082 #define GCC_DEHR_BCR 73
0083 #define GCC_RBCPR_BCR 74
0084 #define GCC_MSS_RESTART 75
0085 #define GCC_LPASS_RESTART 76
0086 #define GCC_WCSS_RESTART 77
0087 #define GCC_VENUS_RESTART 78
0088 #define GCC_COPSS_SMMU_BCR 79
0089 #define GCC_SPSS_BCR 80
0090 #define GCC_PCIE_0_BCR 81
0091 #define GCC_PCIE_0_PHY_BCR 82
0092 #define GCC_PCIE_1_BCR 83
0093 #define GCC_PCIE_1_PHY_BCR 84
0094 #define GCC_USB_30_SEC_BCR 85
0095 #define GCC_USB3_SEC_PHY_BCR 86
0096 #define GCC_SATA_BCR 87
0097 #define GCC_CE3_BCR 88
0098 #define GCC_UFS_BCR 89
0099 #define GCC_USB30_PHY_COM_BCR 90
0100
0101 #endif
