0001
0002
0003
0004
0005
0006 #ifndef DT_BINDING_RESET_IMX8MP_H
0007 #define DT_BINDING_RESET_IMX8MP_H
0008
0009 #define IMX8MP_RESET_A53_CORE_POR_RESET0 0
0010 #define IMX8MP_RESET_A53_CORE_POR_RESET1 1
0011 #define IMX8MP_RESET_A53_CORE_POR_RESET2 2
0012 #define IMX8MP_RESET_A53_CORE_POR_RESET3 3
0013 #define IMX8MP_RESET_A53_CORE_RESET0 4
0014 #define IMX8MP_RESET_A53_CORE_RESET1 5
0015 #define IMX8MP_RESET_A53_CORE_RESET2 6
0016 #define IMX8MP_RESET_A53_CORE_RESET3 7
0017 #define IMX8MP_RESET_A53_DBG_RESET0 8
0018 #define IMX8MP_RESET_A53_DBG_RESET1 9
0019 #define IMX8MP_RESET_A53_DBG_RESET2 10
0020 #define IMX8MP_RESET_A53_DBG_RESET3 11
0021 #define IMX8MP_RESET_A53_ETM_RESET0 12
0022 #define IMX8MP_RESET_A53_ETM_RESET1 13
0023 #define IMX8MP_RESET_A53_ETM_RESET2 14
0024 #define IMX8MP_RESET_A53_ETM_RESET3 15
0025 #define IMX8MP_RESET_A53_SOC_DBG_RESET 16
0026 #define IMX8MP_RESET_A53_L2RESET 17
0027 #define IMX8MP_RESET_SW_NON_SCLR_M7C_RST 18
0028 #define IMX8MP_RESET_OTG1_PHY_RESET 19
0029 #define IMX8MP_RESET_OTG2_PHY_RESET 20
0030 #define IMX8MP_RESET_SUPERMIX_RESET 21
0031 #define IMX8MP_RESET_AUDIOMIX_RESET 22
0032 #define IMX8MP_RESET_MLMIX_RESET 23
0033 #define IMX8MP_RESET_PCIEPHY 24
0034 #define IMX8MP_RESET_PCIEPHY_PERST 25
0035 #define IMX8MP_RESET_PCIE_CTRL_APPS_EN 26
0036 #define IMX8MP_RESET_PCIE_CTRL_APPS_TURNOFF 27
0037 #define IMX8MP_RESET_HDMI_PHY_APB_RESET 28
0038 #define IMX8MP_RESET_MEDIA_RESET 29
0039 #define IMX8MP_RESET_GPU2D_RESET 30
0040 #define IMX8MP_RESET_GPU3D_RESET 31
0041 #define IMX8MP_RESET_GPU_RESET 32
0042 #define IMX8MP_RESET_VPU_RESET 33
0043 #define IMX8MP_RESET_VPU_G1_RESET 34
0044 #define IMX8MP_RESET_VPU_G2_RESET 35
0045 #define IMX8MP_RESET_VPUVC8KE_RESET 36
0046 #define IMX8MP_RESET_NOC_RESET 37
0047
0048 #define IMX8MP_RESET_NUM 38
0049
0050 #endif
