dt-bindings/reset/amlogic%2Cmeson-axg-reset.h

0001 /* SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause */
0002 /*
0003  * Copyright (c) 2016 BayLibre, SAS.
0004  * Author: Neil Armstrong <narmstrong@baylibre.com>
0005  *
0006  * Copyright (c) 2017 Amlogic, inc.
0007  * Author: Yixun Lan <yixun.lan@amlogic.com>
0008  *
0009  */
0010
0011 #ifndef _DT_BINDINGS_AMLOGIC_MESON_AXG_RESET_H
0012 #define _DT_BINDINGS_AMLOGIC_MESON_AXG_RESET_H
0013
0014 /*  RESET0                  */
0015 #define RESET_HIU           0
0016 #define RESET_PCIE_A            1
0017 #define RESET_PCIE_B            2
0018 #define RESET_DDR_TOP           3
0019 /*                  4   */
0020 #define RESET_VIU           5
0021 #define RESET_PCIE_PHY          6
0022 #define RESET_PCIE_APB          7
0023 /*                  8   */
0024 /*                  9   */
0025 #define RESET_VENC          10
0026 #define RESET_ASSIST            11
0027 /*                  12  */
0028 #define RESET_VCBUS         13
0029 /*                  14  */
0030 /*                  15  */
0031 #define RESET_GIC           16
0032 #define RESET_CAPB3_DECODE      17
0033 /*                  18-21   */
0034 #define RESET_SYS_CPU_CAPB3     22
0035 #define RESET_CBUS_CAPB3        23
0036 #define RESET_AHB_CNTL          24
0037 #define RESET_AHB_DATA          25
0038 #define RESET_VCBUS_CLK81       26
0039 #define RESET_MMC           27
0040 /*                  28-31   */
0041 /*  RESET1                  */
0042 /*                  32  */
0043 /*                  33  */
0044 #define RESET_USB_OTG           34
0045 #define RESET_DDR           35
0046 #define RESET_AO_RESET          36
0047 /*                  37  */
0048 #define RESET_AHB_SRAM          38
0049 /*                  39  */
0050 /*                  40  */
0051 #define RESET_DMA           41
0052 #define RESET_ISA           42
0053 #define RESET_ETHERNET          43
0054 /*                  44  */
0055 #define RESET_SD_EMMC_B         45
0056 #define RESET_SD_EMMC_C         46
0057 #define RESET_ROM_BOOT          47
0058 #define RESET_SYS_CPU_0         48
0059 #define RESET_SYS_CPU_1         49
0060 #define RESET_SYS_CPU_2         50
0061 #define RESET_SYS_CPU_3         51
0062 #define RESET_SYS_CPU_CORE_0        52
0063 #define RESET_SYS_CPU_CORE_1        53
0064 #define RESET_SYS_CPU_CORE_2        54
0065 #define RESET_SYS_CPU_CORE_3        55
0066 #define RESET_SYS_PLL_DIV       56
0067 #define RESET_SYS_CPU_AXI       57
0068 #define RESET_SYS_CPU_L2        58
0069 #define RESET_SYS_CPU_P         59
0070 #define RESET_SYS_CPU_MBIST     60
0071 /*                  61-63   */
0072 /*  RESET2                  */
0073 /*                  64  */
0074 /*                  65  */
0075 #define RESET_AUDIO         66
0076 /*                  67  */
0077 #define RESET_MIPI_HOST         68
0078 #define RESET_AUDIO_LOCKER      69
0079 #define RESET_GE2D          70
0080 /*                  71-76   */
0081 #define RESET_AO_CPU_RESET      77
0082 /*                  78-95   */
0083 /*  RESET3                  */
0084 #define RESET_RING_OSCILLATOR       96
0085 /*                  97-127  */
0086 /*  RESET4                  */
0087 /*                  128 */
0088 /*                  129 */
0089 #define RESET_MIPI_PHY          130
0090 /*                  131-140 */
0091 #define RESET_VENCL         141
0092 #define RESET_I2C_MASTER_2      142
0093 #define RESET_I2C_MASTER_1      143
0094 /*                  144-159 */
0095 /*  RESET5                  */
0096 /*                  160-191 */
0097 /*  RESET6                  */
0098 #define RESET_PERIPHS_GENERAL       192
0099 #define RESET_PERIPHS_SPICC     193
0100 /*                  194 */
0101 /*                  195 */
0102 #define RESET_PERIPHS_I2C_MASTER_0  196
0103 /*                  197-200 */
0104 #define RESET_PERIPHS_UART_0        201
0105 #define RESET_PERIPHS_UART_1        202
0106 /*                  203-204 */
0107 #define RESET_PERIPHS_SPI_0     205
0108 #define RESET_PERIPHS_I2C_MASTER_3  206
0109 /*                  207-223 */
0110 /*  RESET7                  */
0111 #define RESET_USB_DDR_0         224
0112 #define RESET_USB_DDR_1         225
0113 #define RESET_USB_DDR_2         226
0114 #define RESET_USB_DDR_3         227
0115 /*                  228 */
0116 #define RESET_DEVICE_MMC_ARB        229
0117 /*                  230 */
0118 #define RESET_VID_LOCK          231
0119 #define RESET_A9_DMC_PIPEL      232
0120 #define RESET_DMC_VPU_PIPEL     233
0121 /*                  234-255 */
0122
0123 #endif