dt-bindings/clock/qcom%2Cgcc-sdx65.h

0001 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
0002 /*
0003  * Copyright (c) 2021, Qualcomm Innovation Center, Inc. All rights reserved.
0004  */
0005
0006 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX65_H
0007 #define _DT_BINDINGS_CLK_QCOM_GCC_SDX65_H
0008
0009 /* GCC clocks */
0010 #define GPLL0                           0
0011 #define GPLL0_OUT_EVEN                      1
0012 #define GCC_AHB_PCIE_LINK_CLK                   2
0013 #define GCC_BLSP1_AHB_CLK                   3
0014 #define GCC_BLSP1_QUP1_I2C_APPS_CLK             4
0015 #define GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC             5
0016 #define GCC_BLSP1_QUP1_SPI_APPS_CLK             6
0017 #define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC             7
0018 #define GCC_BLSP1_QUP2_I2C_APPS_CLK             8
0019 #define GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC             9
0020 #define GCC_BLSP1_QUP2_SPI_APPS_CLK             10
0021 #define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC             11
0022 #define GCC_BLSP1_QUP3_I2C_APPS_CLK             12
0023 #define GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC             13
0024 #define GCC_BLSP1_QUP3_SPI_APPS_CLK             14
0025 #define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC             15
0026 #define GCC_BLSP1_QUP4_I2C_APPS_CLK             16
0027 #define GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC             17
0028 #define GCC_BLSP1_QUP4_SPI_APPS_CLK             18
0029 #define GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC             19
0030 #define GCC_BLSP1_SLEEP_CLK                 20
0031 #define GCC_BLSP1_UART1_APPS_CLK                21
0032 #define GCC_BLSP1_UART1_APPS_CLK_SRC                22
0033 #define GCC_BLSP1_UART2_APPS_CLK                23
0034 #define GCC_BLSP1_UART2_APPS_CLK_SRC                24
0035 #define GCC_BLSP1_UART3_APPS_CLK                25
0036 #define GCC_BLSP1_UART3_APPS_CLK_SRC                26
0037 #define GCC_BLSP1_UART4_APPS_CLK                27
0038 #define GCC_BLSP1_UART4_APPS_CLK_SRC                28
0039 #define GCC_BOOT_ROM_AHB_CLK                    29
0040 #define GCC_CPUSS_AHB_CLK                   30
0041 #define GCC_CPUSS_AHB_CLK_SRC                   31
0042 #define GCC_CPUSS_AHB_POSTDIV_CLK_SRC               32
0043 #define GCC_CPUSS_GNOC_CLK                  33
0044 #define GCC_GP1_CLK                     34
0045 #define GCC_GP1_CLK_SRC                     35
0046 #define GCC_GP2_CLK                     36
0047 #define GCC_GP2_CLK_SRC                     37
0048 #define GCC_GP3_CLK                     38
0049 #define GCC_GP3_CLK_SRC                     39
0050 #define GCC_PCIE_0_CLKREF_EN                    40
0051 #define GCC_PCIE_AUX_CLK                    41
0052 #define GCC_PCIE_AUX_CLK_SRC                    42
0053 #define GCC_PCIE_AUX_PHY_CLK_SRC                43
0054 #define GCC_PCIE_CFG_AHB_CLK                    44
0055 #define GCC_PCIE_MSTR_AXI_CLK                   45
0056 #define GCC_PCIE_PIPE_CLK                   46
0057 #define GCC_PCIE_PIPE_CLK_SRC                   47
0058 #define GCC_PCIE_RCHNG_PHY_CLK                  48
0059 #define GCC_PCIE_RCHNG_PHY_CLK_SRC              49
0060 #define GCC_PCIE_SLEEP_CLK                  50
0061 #define GCC_PCIE_SLV_AXI_CLK                    51
0062 #define GCC_PCIE_SLV_Q2A_AXI_CLK                52
0063 #define GCC_PDM2_CLK                        53
0064 #define GCC_PDM2_CLK_SRC                    54
0065 #define GCC_PDM_AHB_CLK                     55
0066 #define GCC_PDM_XO4_CLK                     56
0067 #define GCC_RX1_USB2_CLKREF_EN                  57
0068 #define GCC_SDCC1_AHB_CLK                   58
0069 #define GCC_SDCC1_APPS_CLK                  59
0070 #define GCC_SDCC1_APPS_CLK_SRC                  60
0071 #define GCC_SPMI_FETCHER_AHB_CLK                61
0072 #define GCC_SPMI_FETCHER_CLK                    62
0073 #define GCC_SPMI_FETCHER_CLK_SRC                63
0074 #define GCC_SYS_NOC_CPUSS_AHB_CLK               64
0075 #define GCC_USB30_MASTER_CLK                    65
0076 #define GCC_USB30_MASTER_CLK_SRC                66
0077 #define GCC_USB30_MOCK_UTMI_CLK                 67
0078 #define GCC_USB30_MOCK_UTMI_CLK_SRC             68
0079 #define GCC_USB30_MOCK_UTMI_POSTDIV_CLK_SRC         69
0080 #define GCC_USB30_MSTR_AXI_CLK                  70
0081 #define GCC_USB30_SLEEP_CLK                 71
0082 #define GCC_USB30_SLV_AHB_CLK                   72
0083 #define GCC_USB3_PHY_AUX_CLK                    73
0084 #define GCC_USB3_PHY_AUX_CLK_SRC                74
0085 #define GCC_USB3_PHY_PIPE_CLK                   75
0086 #define GCC_USB3_PHY_PIPE_CLK_SRC               76
0087 #define GCC_USB3_PRIM_CLKREF_EN                 77
0088 #define GCC_USB_PHY_CFG_AHB2PHY_CLK             78
0089 #define GCC_XO_DIV4_CLK                     79
0090 #define GCC_XO_PCIE_LINK_CLK                    80
0091
0092 /* GCC resets */
0093 #define GCC_BLSP1_QUP1_BCR                  0
0094 #define GCC_BLSP1_QUP2_BCR                  1
0095 #define GCC_BLSP1_QUP3_BCR                  2
0096 #define GCC_BLSP1_QUP4_BCR                  3
0097 #define GCC_BLSP1_UART1_BCR                 4
0098 #define GCC_BLSP1_UART2_BCR                 5
0099 #define GCC_BLSP1_UART3_BCR                 6
0100 #define GCC_BLSP1_UART4_BCR                 7
0101 #define GCC_PCIE_BCR                        8
0102 #define GCC_PCIE_LINK_DOWN_BCR                  9
0103 #define GCC_PCIE_NOCSR_COM_PHY_BCR              10
0104 #define GCC_PCIE_PHY_BCR                    11
0105 #define GCC_PCIE_PHY_CFG_AHB_BCR                12
0106 #define GCC_PCIE_PHY_COM_BCR                    13
0107 #define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR              14
0108 #define GCC_PDM_BCR                     15
0109 #define GCC_QUSB2PHY_BCR                    16
0110 #define GCC_SDCC1_BCR                       17
0111 #define GCC_SPMI_FETCHER_BCR                    18
0112 #define GCC_TCSR_PCIE_BCR                   19
0113 #define GCC_USB30_BCR                       20
0114 #define GCC_USB3_PHY_BCR                    21
0115 #define GCC_USB3PHY_PHY_BCR                 22
0116 #define GCC_USB_PHY_CFG_AHB2PHY_BCR             23
0117
0118 /* GCC power domains */
0119 #define USB30_GDSC                                              0
0120 #define PCIE_GDSC                                               1
0121
0122 #endif