dt-bindings/clock/qcom%2Cgcc-sdx55.h

0001 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
0002 /*
0003  * Copyright (c) 2018, The Linux Foundation. All rights reserved.
0004  * Copyright (c) 2020, Linaro Ltd.
0005  */
0006
0007 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX55_H
0008 #define _DT_BINDINGS_CLK_QCOM_GCC_SDX55_H
0009
0010 #define GPLL0                           3
0011 #define GPLL0_OUT_EVEN                      4
0012 #define GPLL4                           5
0013 #define GPLL4_OUT_EVEN                      6
0014 #define GPLL5                           7
0015 #define GCC_AHB_PCIE_LINK_CLK                   8
0016 #define GCC_BLSP1_AHB_CLK                   9
0017 #define GCC_BLSP1_QUP1_I2C_APPS_CLK             10
0018 #define GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC             11
0019 #define GCC_BLSP1_QUP1_SPI_APPS_CLK             12
0020 #define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC             13
0021 #define GCC_BLSP1_QUP2_I2C_APPS_CLK             14
0022 #define GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC             15
0023 #define GCC_BLSP1_QUP2_SPI_APPS_CLK             16
0024 #define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC             17
0025 #define GCC_BLSP1_QUP3_I2C_APPS_CLK             18
0026 #define GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC             19
0027 #define GCC_BLSP1_QUP3_SPI_APPS_CLK             20
0028 #define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC             21
0029 #define GCC_BLSP1_QUP4_I2C_APPS_CLK             22
0030 #define GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC             23
0031 #define GCC_BLSP1_QUP4_SPI_APPS_CLK             24
0032 #define GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC             25
0033 #define GCC_BLSP1_UART1_APPS_CLK                26
0034 #define GCC_BLSP1_UART1_APPS_CLK_SRC                27
0035 #define GCC_BLSP1_UART2_APPS_CLK                28
0036 #define GCC_BLSP1_UART2_APPS_CLK_SRC                29
0037 #define GCC_BLSP1_UART3_APPS_CLK                30
0038 #define GCC_BLSP1_UART3_APPS_CLK_SRC                31
0039 #define GCC_BLSP1_UART4_APPS_CLK                32
0040 #define GCC_BLSP1_UART4_APPS_CLK_SRC                33
0041 #define GCC_BOOT_ROM_AHB_CLK                    34
0042 #define GCC_CE1_AHB_CLK                     35
0043 #define GCC_CE1_AXI_CLK                     36
0044 #define GCC_CE1_CLK                     37
0045 #define GCC_CPUSS_AHB_CLK                   38
0046 #define GCC_CPUSS_AHB_CLK_SRC                   39
0047 #define GCC_CPUSS_GNOC_CLK                  40
0048 #define GCC_CPUSS_RBCPR_CLK                 41
0049 #define GCC_CPUSS_RBCPR_CLK_SRC                 42
0050 #define GCC_EMAC_CLK_SRC                    43
0051 #define GCC_EMAC_PTP_CLK_SRC                    44
0052 #define GCC_ETH_AXI_CLK                     45
0053 #define GCC_ETH_PTP_CLK                     46
0054 #define GCC_ETH_RGMII_CLK                   47
0055 #define GCC_ETH_SLAVE_AHB_CLK                   48
0056 #define GCC_GP1_CLK                     49
0057 #define GCC_GP1_CLK_SRC                     50
0058 #define GCC_GP2_CLK                     51
0059 #define GCC_GP2_CLK_SRC                     52
0060 #define GCC_GP3_CLK                     53
0061 #define GCC_GP3_CLK_SRC                     54
0062 #define GCC_PCIE_0_CLKREF_CLK                   55
0063 #define GCC_PCIE_AUX_CLK                    56
0064 #define GCC_PCIE_AUX_PHY_CLK_SRC                57
0065 #define GCC_PCIE_CFG_AHB_CLK                    58
0066 #define GCC_PCIE_MSTR_AXI_CLK                   59
0067 #define GCC_PCIE_PIPE_CLK                   60
0068 #define GCC_PCIE_RCHNG_PHY_CLK                  61
0069 #define GCC_PCIE_RCHNG_PHY_CLK_SRC              62
0070 #define GCC_PCIE_SLEEP_CLK                  63
0071 #define GCC_PCIE_SLV_AXI_CLK                    64
0072 #define GCC_PCIE_SLV_Q2A_AXI_CLK                65
0073 #define GCC_PDM2_CLK                        66
0074 #define GCC_PDM2_CLK_SRC                    67
0075 #define GCC_PDM_AHB_CLK                     68
0076 #define GCC_PDM_XO4_CLK                     69
0077 #define GCC_SDCC1_AHB_CLK                   70
0078 #define GCC_SDCC1_APPS_CLK                  71
0079 #define GCC_SDCC1_APPS_CLK_SRC                  72
0080 #define GCC_SYS_NOC_CPUSS_AHB_CLK               73
0081 #define GCC_USB30_MASTER_CLK                    74
0082 #define GCC_USB30_MASTER_CLK_SRC                75
0083 #define GCC_USB30_MOCK_UTMI_CLK                 76
0084 #define GCC_USB30_MOCK_UTMI_CLK_SRC             77
0085 #define GCC_USB30_MSTR_AXI_CLK                  78
0086 #define GCC_USB30_SLEEP_CLK                 79
0087 #define GCC_USB30_SLV_AHB_CLK                   80
0088 #define GCC_USB3_PHY_AUX_CLK                    81
0089 #define GCC_USB3_PHY_AUX_CLK_SRC                82
0090 #define GCC_USB3_PHY_PIPE_CLK                   83
0091 #define GCC_USB3_PRIM_CLKREF_CLK                84
0092 #define GCC_USB_PHY_CFG_AHB2PHY_CLK             85
0093 #define GCC_XO_DIV4_CLK                     86
0094 #define GCC_XO_PCIE_LINK_CLK                    87
0095
0096 #define GCC_EMAC_BCR                        0
0097 #define GCC_PCIE_BCR                        1
0098 #define GCC_PCIE_LINK_DOWN_BCR                  2
0099 #define GCC_PCIE_NOCSR_COM_PHY_BCR              3
0100 #define GCC_PCIE_PHY_BCR                    4
0101 #define GCC_PCIE_PHY_CFG_AHB_BCR                5
0102 #define GCC_PCIE_PHY_COM_BCR                    6
0103 #define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR              7
0104 #define GCC_PDM_BCR                     8
0105 #define GCC_QUSB2PHY_BCR                    9
0106 #define GCC_TCSR_PCIE_BCR                   10
0107 #define GCC_USB30_BCR                       11
0108 #define GCC_USB3_PHY_BCR                    12
0109 #define GCC_USB3PHY_PHY_BCR                 13
0110 #define GCC_USB_PHY_CFG_AHB2PHY_BCR             14
0111
0112 /* GCC power domains */
0113 #define USB30_GDSC                      0
0114 #define PCIE_GDSC                       1
0115 #define EMAC_GDSC                       2
0116
0117 #endif