0001
0002
0003
0004
0005
0006 #ifndef _DT_BINDINGS_CLK_MSM_GCC_COBALT_H
0007 #define _DT_BINDINGS_CLK_MSM_GCC_COBALT_H
0008
0009 #define BLSP1_QUP1_I2C_APPS_CLK_SRC 0
0010 #define BLSP1_QUP1_SPI_APPS_CLK_SRC 1
0011 #define BLSP1_QUP2_I2C_APPS_CLK_SRC 2
0012 #define BLSP1_QUP2_SPI_APPS_CLK_SRC 3
0013 #define BLSP1_QUP3_I2C_APPS_CLK_SRC 4
0014 #define BLSP1_QUP3_SPI_APPS_CLK_SRC 5
0015 #define BLSP1_QUP4_I2C_APPS_CLK_SRC 6
0016 #define BLSP1_QUP4_SPI_APPS_CLK_SRC 7
0017 #define BLSP1_QUP5_I2C_APPS_CLK_SRC 8
0018 #define BLSP1_QUP5_SPI_APPS_CLK_SRC 9
0019 #define BLSP1_QUP6_I2C_APPS_CLK_SRC 10
0020 #define BLSP1_QUP6_SPI_APPS_CLK_SRC 11
0021 #define BLSP1_UART1_APPS_CLK_SRC 12
0022 #define BLSP1_UART2_APPS_CLK_SRC 13
0023 #define BLSP1_UART3_APPS_CLK_SRC 14
0024 #define BLSP2_QUP1_I2C_APPS_CLK_SRC 15
0025 #define BLSP2_QUP1_SPI_APPS_CLK_SRC 16
0026 #define BLSP2_QUP2_I2C_APPS_CLK_SRC 17
0027 #define BLSP2_QUP2_SPI_APPS_CLK_SRC 18
0028 #define BLSP2_QUP3_I2C_APPS_CLK_SRC 19
0029 #define BLSP2_QUP3_SPI_APPS_CLK_SRC 20
0030 #define BLSP2_QUP4_I2C_APPS_CLK_SRC 21
0031 #define BLSP2_QUP4_SPI_APPS_CLK_SRC 22
0032 #define BLSP2_QUP5_I2C_APPS_CLK_SRC 23
0033 #define BLSP2_QUP5_SPI_APPS_CLK_SRC 24
0034 #define BLSP2_QUP6_I2C_APPS_CLK_SRC 25
0035 #define BLSP2_QUP6_SPI_APPS_CLK_SRC 26
0036 #define BLSP2_UART1_APPS_CLK_SRC 27
0037 #define BLSP2_UART2_APPS_CLK_SRC 28
0038 #define BLSP2_UART3_APPS_CLK_SRC 29
0039 #define GCC_AGGRE1_NOC_XO_CLK 30
0040 #define GCC_AGGRE1_UFS_AXI_CLK 31
0041 #define GCC_AGGRE1_USB3_AXI_CLK 32
0042 #define GCC_APSS_QDSS_TSCTR_DIV2_CLK 33
0043 #define GCC_APSS_QDSS_TSCTR_DIV8_CLK 34
0044 #define GCC_BIMC_HMSS_AXI_CLK 35
0045 #define GCC_BIMC_MSS_Q6_AXI_CLK 36
0046 #define GCC_BLSP1_AHB_CLK 37
0047 #define GCC_BLSP1_QUP1_I2C_APPS_CLK 38
0048 #define GCC_BLSP1_QUP1_SPI_APPS_CLK 39
0049 #define GCC_BLSP1_QUP2_I2C_APPS_CLK 40
0050 #define GCC_BLSP1_QUP2_SPI_APPS_CLK 41
0051 #define GCC_BLSP1_QUP3_I2C_APPS_CLK 42
0052 #define GCC_BLSP1_QUP3_SPI_APPS_CLK 43
0053 #define GCC_BLSP1_QUP4_I2C_APPS_CLK 44
0054 #define GCC_BLSP1_QUP4_SPI_APPS_CLK 45
0055 #define GCC_BLSP1_QUP5_I2C_APPS_CLK 46
0056 #define GCC_BLSP1_QUP5_SPI_APPS_CLK 47
0057 #define GCC_BLSP1_QUP6_I2C_APPS_CLK 48
0058 #define GCC_BLSP1_QUP6_SPI_APPS_CLK 49
0059 #define GCC_BLSP1_SLEEP_CLK 50
0060 #define GCC_BLSP1_UART1_APPS_CLK 51
0061 #define GCC_BLSP1_UART2_APPS_CLK 52
0062 #define GCC_BLSP1_UART3_APPS_CLK 53
0063 #define GCC_BLSP2_AHB_CLK 54
0064 #define GCC_BLSP2_QUP1_I2C_APPS_CLK 55
0065 #define GCC_BLSP2_QUP1_SPI_APPS_CLK 56
0066 #define GCC_BLSP2_QUP2_I2C_APPS_CLK 57
0067 #define GCC_BLSP2_QUP2_SPI_APPS_CLK 58
0068 #define GCC_BLSP2_QUP3_I2C_APPS_CLK 59
0069 #define GCC_BLSP2_QUP3_SPI_APPS_CLK 60
0070 #define GCC_BLSP2_QUP4_I2C_APPS_CLK 61
0071 #define GCC_BLSP2_QUP4_SPI_APPS_CLK 62
0072 #define GCC_BLSP2_QUP5_I2C_APPS_CLK 63
0073 #define GCC_BLSP2_QUP5_SPI_APPS_CLK 64
0074 #define GCC_BLSP2_QUP6_I2C_APPS_CLK 65
0075 #define GCC_BLSP2_QUP6_SPI_APPS_CLK 66
0076 #define GCC_BLSP2_SLEEP_CLK 67
0077 #define GCC_BLSP2_UART1_APPS_CLK 68
0078 #define GCC_BLSP2_UART2_APPS_CLK 69
0079 #define GCC_BLSP2_UART3_APPS_CLK 70
0080 #define GCC_CFG_NOC_USB3_AXI_CLK 71
0081 #define GCC_GP1_CLK 72
0082 #define GCC_GP2_CLK 73
0083 #define GCC_GP3_CLK 74
0084 #define GCC_GPU_BIMC_GFX_CLK 75
0085 #define GCC_GPU_BIMC_GFX_SRC_CLK 76
0086 #define GCC_GPU_CFG_AHB_CLK 77
0087 #define GCC_GPU_SNOC_DVM_GFX_CLK 78
0088 #define GCC_HMSS_AHB_CLK 79
0089 #define GCC_HMSS_AT_CLK 80
0090 #define GCC_HMSS_DVM_BUS_CLK 81
0091 #define GCC_HMSS_RBCPR_CLK 82
0092 #define GCC_HMSS_TRIG_CLK 83
0093 #define GCC_LPASS_AT_CLK 84
0094 #define GCC_LPASS_TRIG_CLK 85
0095 #define GCC_MMSS_NOC_CFG_AHB_CLK 86
0096 #define GCC_MMSS_QM_AHB_CLK 87
0097 #define GCC_MMSS_QM_CORE_CLK 88
0098 #define GCC_MMSS_SYS_NOC_AXI_CLK 89
0099 #define GCC_MSS_AT_CLK 90
0100 #define GCC_PCIE_0_AUX_CLK 91
0101 #define GCC_PCIE_0_CFG_AHB_CLK 92
0102 #define GCC_PCIE_0_MSTR_AXI_CLK 93
0103 #define GCC_PCIE_0_PIPE_CLK 94
0104 #define GCC_PCIE_0_SLV_AXI_CLK 95
0105 #define GCC_PCIE_PHY_AUX_CLK 96
0106 #define GCC_PDM2_CLK 97
0107 #define GCC_PDM_AHB_CLK 98
0108 #define GCC_PDM_XO4_CLK 99
0109 #define GCC_PRNG_AHB_CLK 100
0110 #define GCC_SDCC2_AHB_CLK 101
0111 #define GCC_SDCC2_APPS_CLK 102
0112 #define GCC_SDCC4_AHB_CLK 103
0113 #define GCC_SDCC4_APPS_CLK 104
0114 #define GCC_TSIF_AHB_CLK 105
0115 #define GCC_TSIF_INACTIVITY_TIMERS_CLK 106
0116 #define GCC_TSIF_REF_CLK 107
0117 #define GCC_UFS_AHB_CLK 108
0118 #define GCC_UFS_AXI_CLK 109
0119 #define GCC_UFS_ICE_CORE_CLK 110
0120 #define GCC_UFS_PHY_AUX_CLK 111
0121 #define GCC_UFS_RX_SYMBOL_0_CLK 112
0122 #define GCC_UFS_RX_SYMBOL_1_CLK 113
0123 #define GCC_UFS_TX_SYMBOL_0_CLK 114
0124 #define GCC_UFS_UNIPRO_CORE_CLK 115
0125 #define GCC_USB30_MASTER_CLK 116
0126 #define GCC_USB30_MOCK_UTMI_CLK 117
0127 #define GCC_USB30_SLEEP_CLK 118
0128 #define GCC_USB3_PHY_AUX_CLK 119
0129 #define GCC_USB3_PHY_PIPE_CLK 120
0130 #define GCC_USB_PHY_CFG_AHB2PHY_CLK 121
0131 #define GP1_CLK_SRC 122
0132 #define GP2_CLK_SRC 123
0133 #define GP3_CLK_SRC 124
0134 #define GPLL0 125
0135 #define GPLL0_OUT_EVEN 126
0136 #define GPLL0_OUT_MAIN 127
0137 #define GPLL0_OUT_ODD 128
0138 #define GPLL0_OUT_TEST 129
0139 #define GPLL1 130
0140 #define GPLL1_OUT_EVEN 131
0141 #define GPLL1_OUT_MAIN 132
0142 #define GPLL1_OUT_ODD 133
0143 #define GPLL1_OUT_TEST 134
0144 #define GPLL2 135
0145 #define GPLL2_OUT_EVEN 136
0146 #define GPLL2_OUT_MAIN 137
0147 #define GPLL2_OUT_ODD 138
0148 #define GPLL2_OUT_TEST 139
0149 #define GPLL3 140
0150 #define GPLL3_OUT_EVEN 141
0151 #define GPLL3_OUT_MAIN 142
0152 #define GPLL3_OUT_ODD 143
0153 #define GPLL3_OUT_TEST 144
0154 #define GPLL4 145
0155 #define GPLL4_OUT_EVEN 146
0156 #define GPLL4_OUT_MAIN 147
0157 #define GPLL4_OUT_ODD 148
0158 #define GPLL4_OUT_TEST 149
0159 #define GPLL6 150
0160 #define GPLL6_OUT_EVEN 151
0161 #define GPLL6_OUT_MAIN 152
0162 #define GPLL6_OUT_ODD 153
0163 #define GPLL6_OUT_TEST 154
0164 #define HMSS_AHB_CLK_SRC 155
0165 #define HMSS_RBCPR_CLK_SRC 156
0166 #define PCIE_AUX_CLK_SRC 157
0167 #define PDM2_CLK_SRC 158
0168 #define SDCC2_APPS_CLK_SRC 159
0169 #define SDCC4_APPS_CLK_SRC 160
0170 #define TSIF_REF_CLK_SRC 161
0171 #define UFS_AXI_CLK_SRC 162
0172 #define USB30_MASTER_CLK_SRC 163
0173 #define USB30_MOCK_UTMI_CLK_SRC 164
0174 #define USB3_PHY_AUX_CLK_SRC 165
0175 #define GCC_USB3_CLKREF_CLK 166
0176 #define GCC_HDMI_CLKREF_CLK 167
0177 #define GCC_UFS_CLKREF_CLK 168
0178 #define GCC_PCIE_CLKREF_CLK 169
0179 #define GCC_RX1_USB2_CLKREF_CLK 170
0180 #define GCC_MSS_CFG_AHB_CLK 171
0181 #define GCC_BOOT_ROM_AHB_CLK 172
0182 #define GCC_MSS_GPLL0_DIV_CLK_SRC 173
0183 #define GCC_MSS_SNOC_AXI_CLK 174
0184 #define GCC_MSS_MNOC_BIMC_AXI_CLK 175
0185 #define GCC_BIMC_GFX_CLK 176
0186 #define UFS_UNIPRO_CORE_CLK_SRC 177
0187 #define GCC_MMSS_GPLL0_CLK 178
0188 #define HMSS_GPLL0_CLK_SRC 179
0189 #define GCC_IM_SLEEP 180
0190 #define AGGRE2_SNOC_NORTH_AXI 181
0191 #define SSC_XO 182
0192 #define SSC_CNOC_AHBS_CLK 183
0193
0194 #define PCIE_0_GDSC 0
0195 #define UFS_GDSC 1
0196 #define USB_30_GDSC 2
0197
0198 #define GCC_BLSP1_QUP1_BCR 0
0199 #define GCC_BLSP1_QUP2_BCR 1
0200 #define GCC_BLSP1_QUP3_BCR 2
0201 #define GCC_BLSP1_QUP4_BCR 3
0202 #define GCC_BLSP1_QUP5_BCR 4
0203 #define GCC_BLSP1_QUP6_BCR 5
0204 #define GCC_BLSP2_QUP1_BCR 6
0205 #define GCC_BLSP2_QUP2_BCR 7
0206 #define GCC_BLSP2_QUP3_BCR 8
0207 #define GCC_BLSP2_QUP4_BCR 9
0208 #define GCC_BLSP2_QUP5_BCR 10
0209 #define GCC_BLSP2_QUP6_BCR 11
0210 #define GCC_PCIE_0_BCR 12
0211 #define GCC_PDM_BCR 13
0212 #define GCC_SDCC2_BCR 14
0213 #define GCC_SDCC4_BCR 15
0214 #define GCC_TSIF_BCR 16
0215 #define GCC_UFS_BCR 17
0216 #define GCC_USB_30_BCR 18
0217 #define GCC_SYSTEM_NOC_BCR 19
0218 #define GCC_CONFIG_NOC_BCR 20
0219 #define GCC_AHB2PHY_EAST_BCR 21
0220 #define GCC_IMEM_BCR 22
0221 #define GCC_PIMEM_BCR 23
0222 #define GCC_MMSS_BCR 24
0223 #define GCC_QDSS_BCR 25
0224 #define GCC_WCSS_BCR 26
0225 #define GCC_BLSP1_BCR 27
0226 #define GCC_BLSP1_UART1_BCR 28
0227 #define GCC_BLSP1_UART2_BCR 29
0228 #define GCC_BLSP1_UART3_BCR 30
0229 #define GCC_CM_PHY_REFGEN1_BCR 31
0230 #define GCC_CM_PHY_REFGEN2_BCR 32
0231 #define GCC_BLSP2_BCR 33
0232 #define GCC_BLSP2_UART1_BCR 34
0233 #define GCC_BLSP2_UART2_BCR 35
0234 #define GCC_BLSP2_UART3_BCR 36
0235 #define GCC_SRAM_SENSOR_BCR 37
0236 #define GCC_PRNG_BCR 38
0237 #define GCC_TSIF_0_RESET 39
0238 #define GCC_TSIF_1_RESET 40
0239 #define GCC_TCSR_BCR 41
0240 #define GCC_BOOT_ROM_BCR 42
0241 #define GCC_MSG_RAM_BCR 43
0242 #define GCC_TLMM_BCR 44
0243 #define GCC_MPM_BCR 45
0244 #define GCC_SEC_CTRL_BCR 46
0245 #define GCC_SPMI_BCR 47
0246 #define GCC_SPDM_BCR 48
0247 #define GCC_CE1_BCR 49
0248 #define GCC_BIMC_BCR 50
0249 #define GCC_SNOC_BUS_TIMEOUT0_BCR 51
0250 #define GCC_SNOC_BUS_TIMEOUT1_BCR 52
0251 #define GCC_SNOC_BUS_TIMEOUT3_BCR 53
0252 #define GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR 54
0253 #define GCC_PNOC_BUS_TIMEOUT0_BCR 55
0254 #define GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR 56
0255 #define GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR 57
0256 #define GCC_CNOC_BUS_TIMEOUT0_BCR 58
0257 #define GCC_CNOC_BUS_TIMEOUT1_BCR 59
0258 #define GCC_CNOC_BUS_TIMEOUT2_BCR 60
0259 #define GCC_CNOC_BUS_TIMEOUT3_BCR 61
0260 #define GCC_CNOC_BUS_TIMEOUT4_BCR 62
0261 #define GCC_CNOC_BUS_TIMEOUT5_BCR 63
0262 #define GCC_CNOC_BUS_TIMEOUT6_BCR 64
0263 #define GCC_CNOC_BUS_TIMEOUT7_BCR 65
0264 #define GCC_APB2JTAG_BCR 66
0265 #define GCC_RBCPR_CX_BCR 67
0266 #define GCC_RBCPR_MX_BCR 68
0267 #define GCC_USB3_PHY_BCR 69
0268 #define GCC_USB3PHY_PHY_BCR 70
0269 #define GCC_USB3_DP_PHY_BCR 71
0270 #define GCC_SSC_BCR 72
0271 #define GCC_SSC_RESET 73
0272 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 74
0273 #define GCC_PCIE_0_LINK_DOWN_BCR 75
0274 #define GCC_PCIE_0_PHY_BCR 76
0275 #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 77
0276 #define GCC_PCIE_PHY_BCR 78
0277 #define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR 79
0278 #define GCC_PCIE_PHY_CFG_AHB_BCR 80
0279 #define GCC_PCIE_PHY_COM_BCR 81
0280 #define GCC_GPU_BCR 82
0281 #define GCC_SPSS_BCR 83
0282 #define GCC_OBT_ODT_BCR 84
0283 #define GCC_VS_BCR 85
0284 #define GCC_MSS_VS_RESET 86
0285 #define GCC_GPU_VS_RESET 87
0286 #define GCC_APC0_VS_RESET 88
0287 #define GCC_APC1_VS_RESET 89
0288 #define GCC_CNOC_BUS_TIMEOUT8_BCR 90
0289 #define GCC_CNOC_BUS_TIMEOUT9_BCR 91
0290 #define GCC_CNOC_BUS_TIMEOUT10_BCR 92
0291 #define GCC_CNOC_BUS_TIMEOUT11_BCR 93
0292 #define GCC_CNOC_BUS_TIMEOUT12_BCR 94
0293 #define GCC_CNOC_BUS_TIMEOUT13_BCR 95
0294 #define GCC_CNOC_BUS_TIMEOUT14_BCR 96
0295 #define GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR 97
0296 #define GCC_AGGRE1_NOC_BCR 98
0297 #define GCC_AGGRE2_NOC_BCR 99
0298 #define GCC_DCC_BCR 100
0299 #define GCC_QREFS_VBG_CAL_BCR 101
0300 #define GCC_IPA_BCR 102
0301 #define GCC_GLM_BCR 103
0302 #define GCC_SKL_BCR 104
0303 #define GCC_MSMPU_BCR 105
0304 #define GCC_QUSB2PHY_PRIM_BCR 106
0305 #define GCC_QUSB2PHY_SEC_BCR 107
0306 #define GCC_MSS_RESTART 108
0307
0308 #endif
