0001
0002
0003
0004
0005
0006 #ifndef _DT_BINDINGS_CLK_QCOM_DISP_CC_SM6125_H
0007 #define _DT_BINDINGS_CLK_QCOM_DISP_CC_SM6125_H
0008
0009 #define DISP_CC_PLL0 0
0010 #define DISP_CC_MDSS_AHB_CLK 1
0011 #define DISP_CC_MDSS_AHB_CLK_SRC 2
0012 #define DISP_CC_MDSS_BYTE0_CLK 3
0013 #define DISP_CC_MDSS_BYTE0_CLK_SRC 4
0014 #define DISP_CC_MDSS_BYTE0_INTF_CLK 5
0015 #define DISP_CC_MDSS_DP_AUX_CLK 6
0016 #define DISP_CC_MDSS_DP_AUX_CLK_SRC 7
0017 #define DISP_CC_MDSS_DP_CRYPTO_CLK 8
0018 #define DISP_CC_MDSS_DP_CRYPTO_CLK_SRC 9
0019 #define DISP_CC_MDSS_DP_LINK_CLK 10
0020 #define DISP_CC_MDSS_DP_LINK_CLK_SRC 11
0021 #define DISP_CC_MDSS_DP_LINK_INTF_CLK 12
0022 #define DISP_CC_MDSS_DP_PIXEL_CLK 13
0023 #define DISP_CC_MDSS_DP_PIXEL_CLK_SRC 14
0024 #define DISP_CC_MDSS_ESC0_CLK 15
0025 #define DISP_CC_MDSS_ESC0_CLK_SRC 16
0026 #define DISP_CC_MDSS_MDP_CLK 17
0027 #define DISP_CC_MDSS_MDP_CLK_SRC 18
0028 #define DISP_CC_MDSS_MDP_LUT_CLK 19
0029 #define DISP_CC_MDSS_NON_GDSC_AHB_CLK 20
0030 #define DISP_CC_MDSS_PCLK0_CLK 21
0031 #define DISP_CC_MDSS_PCLK0_CLK_SRC 22
0032 #define DISP_CC_MDSS_ROT_CLK 23
0033 #define DISP_CC_MDSS_ROT_CLK_SRC 24
0034 #define DISP_CC_MDSS_VSYNC_CLK 25
0035 #define DISP_CC_MDSS_VSYNC_CLK_SRC 26
0036 #define DISP_CC_XO_CLK 27
0037
0038
0039 #define MDSS_GDSC 0
0040
0041 #endif