0001
0002
0003
0004
0005
0006 #ifndef _DT_BINDINGS_CLK_QCOM_DISP_CC_QCM2290_H
0007 #define _DT_BINDINGS_CLK_QCOM_DISP_CC_QCM2290_H
0008
0009
0010 #define DISP_CC_PLL0 0
0011 #define DISP_CC_MDSS_AHB_CLK 1
0012 #define DISP_CC_MDSS_AHB_CLK_SRC 2
0013 #define DISP_CC_MDSS_BYTE0_CLK 3
0014 #define DISP_CC_MDSS_BYTE0_CLK_SRC 4
0015 #define DISP_CC_MDSS_BYTE0_DIV_CLK_SRC 5
0016 #define DISP_CC_MDSS_BYTE0_INTF_CLK 6
0017 #define DISP_CC_MDSS_ESC0_CLK 7
0018 #define DISP_CC_MDSS_ESC0_CLK_SRC 8
0019 #define DISP_CC_MDSS_MDP_CLK 9
0020 #define DISP_CC_MDSS_MDP_CLK_SRC 10
0021 #define DISP_CC_MDSS_MDP_LUT_CLK 11
0022 #define DISP_CC_MDSS_NON_GDSC_AHB_CLK 12
0023 #define DISP_CC_MDSS_PCLK0_CLK 13
0024 #define DISP_CC_MDSS_PCLK0_CLK_SRC 14
0025 #define DISP_CC_MDSS_VSYNC_CLK 15
0026 #define DISP_CC_MDSS_VSYNC_CLK_SRC 16
0027 #define DISP_CC_SLEEP_CLK 17
0028 #define DISP_CC_SLEEP_CLK_SRC 18
0029 #define DISP_CC_XO_CLK 19
0030 #define DISP_CC_XO_CLK_SRC 20
0031
0032 #define MDSS_GDSC 0
0033
0034 #endif