dt-bindings/clock/omap5.h

0001 /* SPDX-License-Identifier: GPL-2.0-only */
0002 /*
0003  * Copyright 2017 Texas Instruments, Inc.
0004  */
0005 #ifndef __DT_BINDINGS_CLK_OMAP5_H
0006 #define __DT_BINDINGS_CLK_OMAP5_H
0007
0008 #define OMAP5_CLKCTRL_OFFSET    0x20
0009 #define OMAP5_CLKCTRL_INDEX(offset) ((offset) - OMAP5_CLKCTRL_OFFSET)
0010
0011 /* mpu clocks */
0012 #define OMAP5_MPU_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x20)
0013
0014 /* dsp clocks */
0015 #define OMAP5_MMU_DSP_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x20)
0016
0017 /* abe clocks */
0018 #define OMAP5_L4_ABE_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x20)
0019 #define OMAP5_AESS_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x28)
0020 #define OMAP5_MCPDM_CLKCTRL OMAP5_CLKCTRL_INDEX(0x30)
0021 #define OMAP5_DMIC_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x38)
0022 #define OMAP5_MCBSP1_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x48)
0023 #define OMAP5_MCBSP2_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x50)
0024 #define OMAP5_MCBSP3_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x58)
0025 #define OMAP5_TIMER5_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x68)
0026 #define OMAP5_TIMER6_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x70)
0027 #define OMAP5_TIMER7_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x78)
0028 #define OMAP5_TIMER8_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x80)
0029
0030 /* l3main1 clocks */
0031 #define OMAP5_L3_MAIN_1_CLKCTRL OMAP5_CLKCTRL_INDEX(0x20)
0032
0033 /* l3main2 clocks */
0034 #define OMAP5_L3_MAIN_2_CLKCTRL OMAP5_CLKCTRL_INDEX(0x20)
0035 #define OMAP5_L3_MAIN_2_GPMC_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x28)
0036 #define OMAP5_L3_MAIN_2_OCMC_RAM_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x30)
0037
0038 /* ipu clocks */
0039 #define OMAP5_MMU_IPU_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x20)
0040
0041 /* dma clocks */
0042 #define OMAP5_DMA_SYSTEM_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x20)
0043
0044 /* emif clocks */
0045 #define OMAP5_DMM_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x20)
0046 #define OMAP5_EMIF1_CLKCTRL OMAP5_CLKCTRL_INDEX(0x30)
0047 #define OMAP5_EMIF2_CLKCTRL OMAP5_CLKCTRL_INDEX(0x38)
0048
0049 /* l4cfg clocks */
0050 #define OMAP5_L4_CFG_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x20)
0051 #define OMAP5_SPINLOCK_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x28)
0052 #define OMAP5_MAILBOX_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x30)
0053
0054 /* l3instr clocks */
0055 #define OMAP5_L3_MAIN_3_CLKCTRL OMAP5_CLKCTRL_INDEX(0x20)
0056 #define OMAP5_L3_INSTR_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x28)
0057
0058 /* l4per clocks */
0059 #define OMAP5_TIMER10_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x28)
0060 #define OMAP5_TIMER11_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x30)
0061 #define OMAP5_TIMER2_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x38)
0062 #define OMAP5_TIMER3_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x40)
0063 #define OMAP5_TIMER4_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x48)
0064 #define OMAP5_TIMER9_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x50)
0065 #define OMAP5_GPIO2_CLKCTRL OMAP5_CLKCTRL_INDEX(0x60)
0066 #define OMAP5_GPIO3_CLKCTRL OMAP5_CLKCTRL_INDEX(0x68)
0067 #define OMAP5_GPIO4_CLKCTRL OMAP5_CLKCTRL_INDEX(0x70)
0068 #define OMAP5_GPIO5_CLKCTRL OMAP5_CLKCTRL_INDEX(0x78)
0069 #define OMAP5_GPIO6_CLKCTRL OMAP5_CLKCTRL_INDEX(0x80)
0070 #define OMAP5_I2C1_CLKCTRL  OMAP5_CLKCTRL_INDEX(0xa0)
0071 #define OMAP5_I2C2_CLKCTRL  OMAP5_CLKCTRL_INDEX(0xa8)
0072 #define OMAP5_I2C3_CLKCTRL  OMAP5_CLKCTRL_INDEX(0xb0)
0073 #define OMAP5_I2C4_CLKCTRL  OMAP5_CLKCTRL_INDEX(0xb8)
0074 #define OMAP5_L4_PER_CLKCTRL    OMAP5_CLKCTRL_INDEX(0xc0)
0075 #define OMAP5_MCSPI1_CLKCTRL    OMAP5_CLKCTRL_INDEX(0xf0)
0076 #define OMAP5_MCSPI2_CLKCTRL    OMAP5_CLKCTRL_INDEX(0xf8)
0077 #define OMAP5_MCSPI3_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x100)
0078 #define OMAP5_MCSPI4_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x108)
0079 #define OMAP5_GPIO7_CLKCTRL OMAP5_CLKCTRL_INDEX(0x110)
0080 #define OMAP5_GPIO8_CLKCTRL OMAP5_CLKCTRL_INDEX(0x118)
0081 #define OMAP5_MMC3_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x120)
0082 #define OMAP5_MMC4_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x128)
0083 #define OMAP5_UART1_CLKCTRL OMAP5_CLKCTRL_INDEX(0x140)
0084 #define OMAP5_UART2_CLKCTRL OMAP5_CLKCTRL_INDEX(0x148)
0085 #define OMAP5_UART3_CLKCTRL OMAP5_CLKCTRL_INDEX(0x150)
0086 #define OMAP5_UART4_CLKCTRL OMAP5_CLKCTRL_INDEX(0x158)
0087 #define OMAP5_MMC5_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x160)
0088 #define OMAP5_I2C5_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x168)
0089 #define OMAP5_UART5_CLKCTRL OMAP5_CLKCTRL_INDEX(0x170)
0090 #define OMAP5_UART6_CLKCTRL OMAP5_CLKCTRL_INDEX(0x178)
0091
0092 /* l4_secure clocks */
0093 #define OMAP5_L4_SECURE_CLKCTRL_OFFSET  0x1a0
0094 #define OMAP5_L4_SECURE_CLKCTRL_INDEX(offset)   ((offset) - OMAP5_L4_SECURE_CLKCTRL_OFFSET)
0095 #define OMAP5_AES1_CLKCTRL  OMAP5_L4_SECURE_CLKCTRL_INDEX(0x1a0)
0096 #define OMAP5_AES2_CLKCTRL  OMAP5_L4_SECURE_CLKCTRL_INDEX(0x1a8)
0097 #define OMAP5_DES3DES_CLKCTRL   OMAP5_L4_SECURE_CLKCTRL_INDEX(0x1b0)
0098 #define OMAP5_FPKA_CLKCTRL  OMAP5_L4_SECURE_CLKCTRL_INDEX(0x1b8)
0099 #define OMAP5_RNG_CLKCTRL   OMAP5_L4_SECURE_CLKCTRL_INDEX(0x1c0)
0100 #define OMAP5_SHA2MD5_CLKCTRL   OMAP5_L4_SECURE_CLKCTRL_INDEX(0x1c8)
0101 #define OMAP5_DMA_CRYPTO_CLKCTRL    OMAP5_L4_SECURE_CLKCTRL_INDEX(0x1d8)
0102
0103 /* iva clocks */
0104 #define OMAP5_IVA_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x20)
0105 #define OMAP5_SL2IF_CLKCTRL OMAP5_CLKCTRL_INDEX(0x28)
0106
0107 /* dss clocks */
0108 #define OMAP5_DSS_CORE_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x20)
0109
0110 /* gpu clocks */
0111 #define OMAP5_GPU_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x20)
0112
0113 /* l3init clocks */
0114 #define OMAP5_MMC1_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x28)
0115 #define OMAP5_MMC2_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x30)
0116 #define OMAP5_USB_HOST_HS_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x58)
0117 #define OMAP5_USB_TLL_HS_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x68)
0118 #define OMAP5_SATA_CLKCTRL  OMAP5_CLKCTRL_INDEX(0x88)
0119 #define OMAP5_OCP2SCP1_CLKCTRL  OMAP5_CLKCTRL_INDEX(0xe0)
0120 #define OMAP5_OCP2SCP3_CLKCTRL  OMAP5_CLKCTRL_INDEX(0xe8)
0121 #define OMAP5_USB_OTG_SS_CLKCTRL    OMAP5_CLKCTRL_INDEX(0xf0)
0122
0123 /* wkupaon clocks */
0124 #define OMAP5_L4_WKUP_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x20)
0125 #define OMAP5_WD_TIMER2_CLKCTRL OMAP5_CLKCTRL_INDEX(0x30)
0126 #define OMAP5_GPIO1_CLKCTRL OMAP5_CLKCTRL_INDEX(0x38)
0127 #define OMAP5_TIMER1_CLKCTRL    OMAP5_CLKCTRL_INDEX(0x40)
0128 #define OMAP5_COUNTER_32K_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x50)
0129 #define OMAP5_KBD_CLKCTRL   OMAP5_CLKCTRL_INDEX(0x78)
0130
0131 #endif