0001
0002
0003
0004
0005
0006 #ifndef QCOM_PHY_QMP_PCS_PCIE_V4_20_H_
0007 #define QCOM_PHY_QMP_PCS_PCIE_V4_20_H_
0008
0009 #define QPHY_V4_20_PCS_PCIE_EQ_CONFIG1 0x0a0
0010 #define QPHY_V4_20_PCS_PCIE_G3_RXEQEVAL_TIME 0x0f0
0011 #define QPHY_V4_20_PCS_PCIE_G4_RXEQEVAL_TIME 0x0f4
0012 #define QPHY_V4_20_PCS_PCIE_G4_EQ_CONFIG2 0x0fc
0013 #define QPHY_V4_20_PCS_PCIE_G4_EQ_CONFIG5 0x108
0014 #define QPHY_V4_20_PCS_LANE1_INSIG_SW_CTRL2 0x824
0015 #define QPHY_V4_20_PCS_LANE1_INSIG_MX_CTRL2 0x828
0016
0017 #endif