phy/qualcomm/phy-qcom-qmp-pcs-pcie-v4.h

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 /*
0003  * Copyright (c) 2017, The Linux Foundation. All rights reserved.
0004  */
0005
0006 #ifndef QCOM_PHY_QMP_PCS_PCIE_V4_H_
0007 #define QCOM_PHY_QMP_PCS_PCIE_V4_H_
0008
0009 /* Only for QMP V4 PHY - PCS_PCIE registers (same as PCS_MISC?) */
0010 #define QPHY_V4_PCS_PCIE_INT_AUX_CLK_STATUS     0x00
0011 #define QPHY_V4_PCS_PCIE_OSC_DTCT_STATUS        0x04
0012 #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG1        0x08
0013 #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG2        0x0c
0014 #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG3        0x10
0015 #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG4        0x14
0016 #define QPHY_V4_PCS_PCIE_PCS_TX_RX_CONFIG       0x18
0017 #define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE      0x1c
0018 #define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL      0x20
0019 #define QPHY_V4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK  0x24
0020 #define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L      0x28
0021 #define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H      0x2c
0022 #define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1        0x30
0023 #define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2        0x34
0024 #define QPHY_V4_PCS_PCIE_SIGDET_CNTRL           0x38
0025 #define QPHY_V4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME     0x3c
0026 #define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L  0x40
0027 #define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H  0x44
0028 #define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L  0x48
0029 #define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H  0x4c
0030 #define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG1        0x50
0031 #define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG2        0x54
0032 #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG1       0x58
0033 #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG2       0x5c
0034 #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG3       0x60
0035 #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG4       0x64
0036 #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG5       0x68
0037 #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG6       0x6c
0038 #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG7       0x70
0039 #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1     0x74
0040 #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2     0x78
0041 #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3     0x7c
0042 #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4     0x80
0043 #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5     0x84
0044 #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6     0x88
0045 #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7     0x8c
0046 #define QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS       0x90
0047 #define QPHY_V4_PCS_PCIE_LOCAL_FS           0x94
0048 #define QPHY_V4_PCS_PCIE_LOCAL_LF           0x98
0049 #define QPHY_V4_PCS_PCIE_LOCAL_FS_RS            0x9c
0050 #define QPHY_V4_PCS_PCIE_EQ_CONFIG1         0xa0
0051 #define QPHY_V4_PCS_PCIE_EQ_CONFIG2         0xa4
0052 #define QPHY_V4_PCS_PCIE_PRESET_P0_P1_PRE       0xa8
0053 #define QPHY_V4_PCS_PCIE_PRESET_P2_P3_PRE       0xac
0054 #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE       0xb0
0055 #define QPHY_V4_PCS_PCIE_PRESET_P6_P7_PRE       0xb4
0056 #define QPHY_V4_PCS_PCIE_PRESET_P8_P9_PRE       0xb8
0057 #define QPHY_V4_PCS_PCIE_PRESET_P10_PRE         0xbc
0058 #define QPHY_V4_PCS_PCIE_PRESET_P1_P3_PRE_RS        0xc0
0059 #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE_RS        0xc4
0060 #define QPHY_V4_PCS_PCIE_PRESET_P6_P9_PRE_RS        0xc8
0061 #define QPHY_V4_PCS_PCIE_PRESET_P0_P1_POST      0xcc
0062 #define QPHY_V4_PCS_PCIE_PRESET_P2_P3_POST      0xd0
0063 #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST      0xd4
0064 #define QPHY_V4_PCS_PCIE_PRESET_P6_P7_POST      0xd8
0065 #define QPHY_V4_PCS_PCIE_PRESET_P8_P9_POST      0xdc
0066 #define QPHY_V4_PCS_PCIE_PRESET_P10_POST        0xe0
0067 #define QPHY_V4_PCS_PCIE_PRESET_P1_P3_POST_RS       0xe4
0068 #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST_RS       0xe8
0069 #define QPHY_V4_PCS_PCIE_PRESET_P6_P9_POST_RS       0xec
0070 #define QPHY_V4_PCS_PCIE_RXEQEVAL_TIME          0xf0
0071
0072 #endif