Back to home page

OSCL-LXR
 
 

     

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 /* Copyright(c) 2009-2010  Realtek Corporation.*/
0003 
0004 #ifndef __RTL8821AE_TRX_H__
0005 #define __RTL8821AE_TRX_H__
0006 
0007 #define TX_DESC_SIZE                    40
0008 #define TX_DESC_AGGR_SUBFRAME_SIZE      32
0009 
0010 #define RX_DESC_SIZE                    32
0011 #define RX_DRV_INFO_SIZE_UNIT           8
0012 
0013 #define TX_DESC_NEXT_DESC_OFFSET        40
0014 #define USB_HWDESC_HEADER_LEN           40
0015 #define CRCLENGTH                       4
0016 
0017 static inline void set_tx_desc_pkt_size(__le32 *__pdesc, u32 __val)
0018 {
0019     le32p_replace_bits(__pdesc, __val, GENMASK(15, 0));
0020 }
0021 
0022 static inline void set_tx_desc_offset(__le32 *__pdesc, u32 __val)
0023 {
0024     le32p_replace_bits(__pdesc, __val, GENMASK(23, 16));
0025 }
0026 
0027 static inline void set_tx_desc_bmc(__le32 *__pdesc, u32 __val)
0028 {
0029     le32p_replace_bits(__pdesc, __val, BIT(24));
0030 }
0031 
0032 static inline void set_tx_desc_htc(__le32 *__pdesc, u32 __val)
0033 {
0034     le32p_replace_bits(__pdesc, __val, BIT(25));
0035 }
0036 
0037 static inline void set_tx_desc_last_seg(__le32 *__pdesc, u32 __val)
0038 {
0039     le32p_replace_bits(__pdesc, __val, BIT(26));
0040 }
0041 
0042 static inline void set_tx_desc_first_seg(__le32 *__pdesc, u32 __val)
0043 {
0044     le32p_replace_bits(__pdesc, __val, BIT(27));
0045 }
0046 
0047 static inline void set_tx_desc_linip(__le32 *__pdesc, u32 __val)
0048 {
0049     le32p_replace_bits(__pdesc, __val, BIT(28));
0050 }
0051 
0052 static inline void set_tx_desc_own(__le32 *__pdesc, u32 __val)
0053 {
0054     le32p_replace_bits(__pdesc, __val, BIT(31));
0055 }
0056 
0057 static inline int get_tx_desc_own(__le32 *__pdesc)
0058 {
0059     return le32_get_bits(*(__pdesc), BIT(31));
0060 }
0061 
0062 static inline void set_tx_desc_macid(__le32 *__pdesc, u32 __val)
0063 {
0064     le32p_replace_bits(__pdesc + 1, __val, GENMASK(6, 0));
0065 }
0066 
0067 static inline void set_tx_desc_queue_sel(__le32 *__pdesc, u32 __val)
0068 {
0069     le32p_replace_bits(__pdesc + 1, __val, GENMASK(12, 8));
0070 }
0071 
0072 static inline void set_tx_desc_rate_id(__le32 *__pdesc, u32 __val)
0073 {
0074     le32p_replace_bits(__pdesc + 1, __val, GENMASK(20, 16));
0075 }
0076 
0077 static inline void set_tx_desc_sec_type(__le32 *__pdesc, u32 __val)
0078 {
0079     le32p_replace_bits(__pdesc + 1, __val, GENMASK(23, 22));
0080 }
0081 
0082 static inline void set_tx_desc_pkt_offset(__le32 *__pdesc, u32 __val)
0083 {
0084     le32p_replace_bits(__pdesc + 1, __val, GENMASK(28, 24));
0085 }
0086 
0087 static inline void set_tx_desc_agg_enable(__le32 *__pdesc, u32 __val)
0088 {
0089     le32p_replace_bits(__pdesc + 2, __val, BIT(12));
0090 }
0091 
0092 static inline void set_tx_desc_rdg_enable(__le32 *__pdesc, u32 __val)
0093 {
0094     le32p_replace_bits(__pdesc + 2, __val, BIT(13));
0095 }
0096 
0097 static inline void set_tx_desc_more_frag(__le32 *__pdesc, u32 __val)
0098 {
0099     le32p_replace_bits(__pdesc + 2, __val, BIT(17));
0100 }
0101 
0102 static inline void set_tx_desc_ampdu_density(__le32 *__pdesc, u32 __val)
0103 {
0104     le32p_replace_bits(__pdesc + 2, __val, GENMASK(22, 20));
0105 }
0106 
0107 static inline void set_tx_desc_hwseq_sel(__le32 *__pdesc, u32 __val)
0108 {
0109     le32p_replace_bits(__pdesc + 3, __val, GENMASK(7, 6));
0110 }
0111 
0112 static inline void set_tx_desc_use_rate(__le32 *__pdesc, u32 __val)
0113 {
0114     le32p_replace_bits(__pdesc + 3, __val, BIT(8));
0115 }
0116 
0117 static inline void set_tx_desc_disable_fb(__le32 *__pdesc, u32 __val)
0118 {
0119     le32p_replace_bits(__pdesc + 3, __val, BIT(10));
0120 }
0121 
0122 static inline void set_tx_desc_cts2self(__le32 *__pdesc, u32 __val)
0123 {
0124     le32p_replace_bits(__pdesc + 3, __val, BIT(11));
0125 }
0126 
0127 static inline void set_tx_desc_rts_enable(__le32 *__pdesc, u32 __val)
0128 {
0129     le32p_replace_bits(__pdesc + 3, __val, BIT(12));
0130 }
0131 
0132 static inline void set_tx_desc_hw_rts_enable(__le32 *__pdesc, u32 __val)
0133 {
0134     le32p_replace_bits(__pdesc + 3, __val, BIT(13));
0135 }
0136 
0137 static inline void set_tx_desc_nav_use_hdr(__le32 *__pdesc, u32 __val)
0138 {
0139     le32p_replace_bits(__pdesc + 3, __val, BIT(15));
0140 }
0141 
0142 static inline void set_tx_desc_max_agg_num(__le32 *__pdesc, u32 __val)
0143 {
0144     le32p_replace_bits(__pdesc + 3, __val, GENMASK(21, 17));
0145 }
0146 
0147 static inline void set_tx_desc_tx_ant(__le32 *__pdesc, u32 __val)
0148 {
0149     le32p_replace_bits(__pdesc + 5, __val, GENMASK(27, 24));
0150 }
0151 
0152 static inline void set_tx_desc_tx_rate(__le32 *__pdesc, u32 __val)
0153 {
0154     le32p_replace_bits(__pdesc + 4, __val, GENMASK(6, 0));
0155 }
0156 
0157 static inline void set_tx_desc_data_rate_fb_limit(__le32 *__pdesc, u32 __val)
0158 {
0159     le32p_replace_bits(__pdesc + 4, __val, GENMASK(12, 8));
0160 }
0161 
0162 static inline void set_tx_desc_rts_rate_fb_limit(__le32 *__pdesc, u32 __val)
0163 {
0164     le32p_replace_bits(__pdesc + 4, __val, GENMASK(16, 13));
0165 }
0166 
0167 static inline void set_tx_desc_rts_rate(__le32 *__pdesc, u32 __val)
0168 {
0169     le32p_replace_bits(__pdesc + 4, __val, GENMASK(28, 24));
0170 }
0171 
0172 static inline void set_tx_desc_tx_sub_carrier(__le32 *__pdesc, u32 __val)
0173 {
0174     le32p_replace_bits(__pdesc + 5, __val, GENMASK(3, 0));
0175 }
0176 
0177 static inline void set_tx_desc_data_shortgi(__le32 *__pdesc, u32 __val)
0178 {
0179     le32p_replace_bits(__pdesc + 5, __val, BIT(4));
0180 }
0181 
0182 static inline void set_tx_desc_data_bw(__le32 *__pdesc, u32 __val)
0183 {
0184     le32p_replace_bits(__pdesc + 5, __val, GENMASK(6, 5));
0185 }
0186 
0187 static inline void set_tx_desc_rts_short(__le32 *__pdesc, u32 __val)
0188 {
0189     le32p_replace_bits(__pdesc + 5, __val, BIT(12));
0190 }
0191 
0192 static inline void set_tx_desc_rts_sc(__le32 *__pdesc, u32 __val)
0193 {
0194     le32p_replace_bits(__pdesc + 5, __val, GENMASK(16, 13));
0195 }
0196 
0197 static inline void set_tx_desc_tx_buffer_size(__le32 *__pdesc, u32 __val)
0198 {
0199     le32p_replace_bits(__pdesc + 7, __val, GENMASK(15, 0));
0200 }
0201 
0202 static inline void set_tx_desc_hwseq_en(__le32 *__pdesc, u32 __val)
0203 {
0204     le32p_replace_bits(__pdesc + 8, __val, BIT(15));
0205 }
0206 
0207 static inline void set_tx_desc_seq(__le32 *__pdesc, u32 __val)
0208 {
0209     le32p_replace_bits(__pdesc + 9, __val, GENMASK(23, 12));
0210 }
0211 
0212 static inline void set_tx_desc_tx_buffer_address(__le32 *__pdesc, u32 __val)
0213 {
0214     *(__pdesc + 10) = cpu_to_le32(__val);
0215 }
0216 
0217 static inline u32 get_tx_desc_tx_buffer_address(__le32 *__pdesc)
0218 {
0219     return le32_to_cpu(*(__pdesc + 10));
0220 }
0221 
0222 static inline void set_tx_desc_next_desc_address(__le32 *__pdesc, u32 __val)
0223 {
0224     *(__pdesc + 12) = cpu_to_le32(__val);
0225 }
0226 
0227 static inline int get_rx_desc_pkt_len(__le32 *__pdesc)
0228 {
0229     return le32_get_bits(*(__pdesc), GENMASK(13, 0));
0230 }
0231 
0232 static inline int get_rx_desc_crc32(__le32 *__pdesc)
0233 {
0234     return le32_get_bits(*(__pdesc), BIT(14));
0235 }
0236 
0237 static inline int get_rx_desc_icv(__le32 *__pdesc)
0238 {
0239     return le32_get_bits(*(__pdesc), BIT(15));
0240 }
0241 
0242 static inline int get_rx_desc_drv_info_size(__le32 *__pdesc)
0243 {
0244     return le32_get_bits(*(__pdesc), GENMASK(19, 16));
0245 }
0246 
0247 static inline int get_rx_desc_shift(__le32 *__pdesc)
0248 {
0249     return le32_get_bits(*(__pdesc), GENMASK(25, 24));
0250 }
0251 
0252 static inline int get_rx_desc_physt(__le32 *__pdesc)
0253 {
0254     return le32_get_bits(*(__pdesc), BIT(26));
0255 }
0256 
0257 static inline int get_rx_desc_swdec(__le32 *__pdesc)
0258 {
0259     return le32_get_bits(*(__pdesc), BIT(27));
0260 }
0261 
0262 static inline int get_rx_desc_own(__le32 *__pdesc)
0263 {
0264     return le32_get_bits(*(__pdesc), BIT(31));
0265 }
0266 
0267 static inline void set_rx_desc_pkt_len(__le32 *__pdesc, u32 __val)
0268 {
0269     le32p_replace_bits(__pdesc, __val, GENMASK(13, 0));
0270 }
0271 
0272 static inline void set_rx_desc_eor(__le32 *__pdesc, u32 __val)
0273 {
0274     le32p_replace_bits(__pdesc, __val, BIT(30));
0275 }
0276 
0277 static inline void set_rx_desc_own(__le32 *__pdesc, u32 __val)
0278 {
0279     le32p_replace_bits(__pdesc, __val, BIT(31));
0280 }
0281 
0282 static inline int get_rx_desc_macid(__le32 *__pdesc)
0283 {
0284     return le32_get_bits(*(__pdesc + 1), GENMASK(6, 0));
0285 }
0286 
0287 static inline int get_rx_desc_paggr(__le32 *__pdesc)
0288 {
0289     return le32_get_bits(*(__pdesc + 1), BIT(15));
0290 }
0291 
0292 static inline int get_rx_status_desc_rpt_sel(__le32 *__pdesc)
0293 {
0294     return le32_get_bits(*(__pdesc + 1), BIT(28));
0295 }
0296 
0297 static inline int get_rx_desc_rxmcs(__le32 *__pdesc)
0298 {
0299     return le32_get_bits(*(__pdesc + 3), GENMASK(6, 0));
0300 }
0301 
0302 static inline int get_rx_status_desc_pattern_match(__le32 *__pdesc)
0303 {
0304     return le32_get_bits(*(__pdesc + 3), BIT(29));
0305 }
0306 
0307 static inline int get_rx_status_desc_unicast_match(__le32 *__pdesc)
0308 {
0309     return le32_get_bits(*(__pdesc + 3), BIT(30));
0310 }
0311 
0312 static inline int get_rx_status_desc_magic_match(__le32 *__pdesc)
0313 {
0314     return le32_get_bits(*(__pdesc + 3), BIT(31));
0315 }
0316 
0317 static inline int get_rx_desc_splcp(__le32 *__pdesc)
0318 {
0319     return le32_get_bits(*(__pdesc + 4), BIT(0));
0320 }
0321 
0322 static inline int get_rx_desc_bw(__le32 *__pdesc)
0323 {
0324     return le32_get_bits(*(__pdesc + 4), GENMASK(5, 4));
0325 }
0326 
0327 static inline u32 get_rx_desc_tsfl(__le32 *__pdesc)
0328 {
0329     return le32_to_cpu(*(__pdesc + 5));
0330 }
0331 
0332 static inline u32 get_rx_desc_buff_addr(__le32 *__pdesc)
0333 {
0334     return le32_to_cpu(*(__pdesc + 6));
0335 }
0336 
0337 static inline void set_rx_desc_buff_addr(__le32 *__pdesc, u32 __val)
0338 {
0339     *(__pdesc + 6) = cpu_to_le32(__val);
0340 }
0341 
0342 /* TX report 2 format in Rx desc*/
0343 
0344 static inline u32 get_rx_rpt2_desc_macid_valid_1(__le32 *__status)
0345 {
0346     return le32_to_cpu(*(__status + 4));
0347 }
0348 
0349 static inline u32 get_rx_rpt2_desc_macid_valid_2(__le32 *__status)
0350 {
0351     return le32_to_cpu(*(__status + 5));
0352 }
0353 
0354 static inline void set_earlymode_pktnum(__le32 *__paddr, u32 __value)
0355 {
0356     le32p_replace_bits(__paddr, __value, GENMASK(3, 0));
0357 }
0358 
0359 static inline void set_earlymode_len0(__le32 *__paddr, u32 __value)
0360 {
0361     le32p_replace_bits(__paddr, __value, GENMASK(15, 4));
0362 }
0363 
0364 static inline void set_earlymode_len1(__le32 *__paddr, u32 __value)
0365 {
0366     le32p_replace_bits(__paddr, __value, GENMASK(27, 16));
0367 }
0368 
0369 static inline void set_earlymode_len2_1(__le32 *__paddr, u32 __value)
0370 {
0371     le32p_replace_bits(__paddr, __value, GENMASK(31, 28));
0372 }
0373 
0374 static inline void set_earlymode_len2_2(__le32 *__paddr, u32 __value)
0375 {
0376     le32p_replace_bits(__paddr, __value, GENMASK(7, 0));
0377 }
0378 
0379 static inline void set_earlymode_len3(__le32 *__paddr, u32 __value)
0380 {
0381     le32p_replace_bits((__paddr + 1), __value, GENMASK(19, 8));
0382 }
0383 
0384 static inline void set_earlymode_len4(__le32 *__paddr, u32 __value)
0385 {
0386     le32p_replace_bits((__paddr + 1), __value, GENMASK(31, 20));
0387 }
0388 
0389 static inline void clear_pci_tx_desc_content(__le32 *__pdesc, int _size)
0390 {
0391     if (_size > TX_DESC_NEXT_DESC_OFFSET)
0392         memset(__pdesc, 0, TX_DESC_NEXT_DESC_OFFSET);
0393     else
0394         memset(__pdesc, 0, _size);
0395 }
0396 
0397 #define RTL8821AE_RX_HAL_IS_CCK_RATE(rxmcs)\
0398     (rxmcs == DESC_RATE1M ||\
0399      rxmcs == DESC_RATE2M ||\
0400      rxmcs == DESC_RATE5_5M ||\
0401      rxmcs == DESC_RATE11M)
0402 
0403 struct phy_rx_agc_info_t {
0404     #ifdef __LITTLE_ENDIAN
0405         u8  gain:7, trsw:1;
0406     #else
0407         u8  trsw:1, gain:7;
0408     #endif
0409 };
0410 
0411 struct phy_status_rpt {
0412     /* DWORD 0 */
0413     u8 gain_trsw[2];
0414 #ifdef __LITTLE_ENDIAN
0415     u16 chl_num:10;
0416     u16 sub_chnl:4;
0417     u16 r_rfmod:2;
0418 #else   /* _BIG_ENDIAN_ */
0419     u16 r_rfmod:2;
0420     u16 sub_chnl:4;
0421     u16 chl_num:10;
0422 #endif
0423     /* DWORD 1 */
0424     u8 pwdb_all;
0425     u8 cfosho[4];   /* DW 1 byte 1 DW 2 byte 0 */
0426 
0427     /* DWORD 2 */
0428     s8 cfotail[4];  /* DW 2 byte 1 DW 3 byte 0 */
0429 
0430     /* DWORD 3 */
0431     s8 rxevm[2];    /* DW 3 byte 1 DW 3 byte 2 */
0432     s8 rxsnr[2];    /* DW 3 byte 3 DW 4 byte 0 */
0433 
0434     /* DWORD 4 */
0435     u8 pcts_msk_rpt[2];
0436     u8 pdsnr[2];    /* DW 4 byte 3 DW 5 Byte 0 */
0437 
0438     /* DWORD 5 */
0439     u8 csi_current[2];
0440     u8 rx_gain_c;
0441 
0442     /* DWORD 6 */
0443     u8 rx_gain_d;
0444     u8 sigevm;
0445     u8 resvd_0;
0446     u8 antidx_anta:3;
0447     u8 antidx_antb:3;
0448     u8 resvd_1:2;
0449 } __packed;
0450 
0451 struct rx_fwinfo_8821ae {
0452     u8 gain_trsw[4];
0453     u8 pwdb_all;
0454     u8 cfosho[4];
0455     u8 cfotail[4];
0456     s8 rxevm[2];
0457     s8 rxsnr[4];
0458     u8 pdsnr[2];
0459     u8 csi_current[2];
0460     u8 csi_target[2];
0461     u8 sigevm;
0462     u8 max_ex_pwr;
0463     u8 ex_intf_flag:1;
0464     u8 sgi_en:1;
0465     u8 rxsc:2;
0466     u8 reserve:4;
0467 } __packed;
0468 
0469 struct tx_desc_8821ae {
0470     u32 pktsize:16;
0471     u32 offset:8;
0472     u32 bmc:1;
0473     u32 htc:1;
0474     u32 lastseg:1;
0475     u32 firstseg:1;
0476     u32 linip:1;
0477     u32 noacm:1;
0478     u32 gf:1;
0479     u32 own:1;
0480 
0481     u32 macid:6;
0482     u32 rsvd0:2;
0483     u32 queuesel:5;
0484     u32 rd_nav_ext:1;
0485     u32 lsig_txop_en:1;
0486     u32 pifs:1;
0487     u32 rateid:4;
0488     u32 nav_usehdr:1;
0489     u32 en_descid:1;
0490     u32 sectype:2;
0491     u32 pktoffset:8;
0492 
0493     u32 rts_rc:6;
0494     u32 data_rc:6;
0495     u32 agg_en:1;
0496     u32 rdg_en:1;
0497     u32 bar_retryht:2;
0498     u32 agg_break:1;
0499     u32 morefrag:1;
0500     u32 raw:1;
0501     u32 ccx:1;
0502     u32 ampdudensity:3;
0503     u32 bt_int:1;
0504     u32 ant_sela:1;
0505     u32 ant_selb:1;
0506     u32 txant_cck:2;
0507     u32 txant_l:2;
0508     u32 txant_ht:2;
0509 
0510     u32 nextheadpage:8;
0511     u32 tailpage:8;
0512     u32 seq:12;
0513     u32 cpu_handle:1;
0514     u32 tag1:1;
0515     u32 trigger_int:1;
0516     u32 hwseq_en:1;
0517 
0518     u32 rtsrate:5;
0519     u32 apdcfe:1;
0520     u32 qos:1;
0521     u32 hwseq_ssn:1;
0522     u32 userrate:1;
0523     u32 dis_rtsfb:1;
0524     u32 dis_datafb:1;
0525     u32 cts2self:1;
0526     u32 rts_en:1;
0527     u32 hwrts_en:1;
0528     u32 portid:1;
0529     u32 pwr_status:3;
0530     u32 waitdcts:1;
0531     u32 cts2ap_en:1;
0532     u32 txsc:2;
0533     u32 stbc:2;
0534     u32 txshort:1;
0535     u32 txbw:1;
0536     u32 rtsshort:1;
0537     u32 rtsbw:1;
0538     u32 rtssc:2;
0539     u32 rtsstbc:2;
0540 
0541     u32 txrate:6;
0542     u32 shortgi:1;
0543     u32 ccxt:1;
0544     u32 txrate_fb_lmt:5;
0545     u32 rtsrate_fb_lmt:4;
0546     u32 retrylmt_en:1;
0547     u32 txretrylmt:6;
0548     u32 usb_txaggnum:8;
0549 
0550     u32 txagca:5;
0551     u32 txagcb:5;
0552     u32 usemaxlen:1;
0553     u32 maxaggnum:5;
0554     u32 mcsg1maxlen:4;
0555     u32 mcsg2maxlen:4;
0556     u32 mcsg3maxlen:4;
0557     u32 mcs7sgimaxlen:4;
0558 
0559     u32 txbuffersize:16;
0560     u32 sw_offset30:8;
0561     u32 sw_offset31:4;
0562     u32 rsvd1:1;
0563     u32 antsel_c:1;
0564     u32 null_0:1;
0565     u32 null_1:1;
0566 
0567     u32 txbuffaddr;
0568     u32 txbufferaddr64;
0569     u32 nextdescaddress;
0570     u32 nextdescaddress64;
0571 
0572     u32 reserve_pass_pcie_mm_limit[4];
0573 } __packed;
0574 
0575 struct rx_desc_8821ae {
0576     u32 length:14;
0577     u32 crc32:1;
0578     u32 icverror:1;
0579     u32 drv_infosize:4;
0580     u32 security:3;
0581     u32 qos:1;
0582     u32 shift:2;
0583     u32 phystatus:1;
0584     u32 swdec:1;
0585     u32 lastseg:1;
0586     u32 firstseg:1;
0587     u32 eor:1;
0588     u32 own:1;
0589 
0590     u32 macid:6;
0591     u32 tid:4;
0592     u32 hwrsvd:5;
0593     u32 paggr:1;
0594     u32 faggr:1;
0595     u32 a1_fit:4;
0596     u32 a2_fit:4;
0597     u32 pam:1;
0598     u32 pwr:1;
0599     u32 moredata:1;
0600     u32 morefrag:1;
0601     u32 type:2;
0602     u32 mc:1;
0603     u32 bc:1;
0604 
0605     u32 seq:12;
0606     u32 frag:4;
0607     u32 nextpktlen:14;
0608     u32 nextind:1;
0609     u32 rsvd:1;
0610 
0611     u32 rxmcs:6;
0612     u32 rxht:1;
0613     u32 amsdu:1;
0614     u32 splcp:1;
0615     u32 bandwidth:1;
0616     u32 htc:1;
0617     u32 tcpchk_rpt:1;
0618     u32 ipcchk_rpt:1;
0619     u32 tcpchk_valid:1;
0620     u32 hwpcerr:1;
0621     u32 hwpcind:1;
0622     u32 iv0:16;
0623 
0624     u32 iv1;
0625 
0626     u32 tsfl;
0627 
0628     u32 bufferaddress;
0629     u32 bufferaddress64;
0630 
0631 } __packed;
0632 
0633 void rtl8821ae_tx_fill_desc(struct ieee80211_hw *hw,
0634                 struct ieee80211_hdr *hdr, u8 *pdesc_tx, u8 *txbd,
0635                 struct ieee80211_tx_info *info,
0636                 struct ieee80211_sta *sta,
0637                 struct sk_buff *skb,
0638                 u8 hw_queue, struct rtl_tcb_desc *ptcb_desc);
0639 bool rtl8821ae_rx_query_desc(struct ieee80211_hw *hw,
0640                  struct rtl_stats *status,
0641                  struct ieee80211_rx_status *rx_status,
0642                  u8 *pdesc, struct sk_buff *skb);
0643 void rtl8821ae_set_desc(struct ieee80211_hw *hw, u8 *pdesc,
0644             bool istx, u8 desc_name, u8 *val);
0645 u64 rtl8821ae_get_desc(struct ieee80211_hw *hw,
0646                u8 *pdesc, bool istx, u8 desc_name);
0647 bool rtl8821ae_is_tx_desc_closed(struct ieee80211_hw *hw,
0648                  u8 hw_queue, u16 index);
0649 void rtl8821ae_tx_polling(struct ieee80211_hw *hw, u8 hw_queue);
0650 void rtl8821ae_tx_fill_cmddesc(struct ieee80211_hw *hw, u8 *pdesc,
0651                    bool firstseg, bool lastseg,
0652                    struct sk_buff *skb);
0653 #endif
[ Source navigation ] [ Diff markup ] [ Identifier search ] [ general search ]

This page was automatically generated by the 2.1.0 LXR engine.

The LXR team
Valid CSS 2.1! Valid HTML 4.01!