rtlwifi/rtl8723be/trx.h

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 /* Copyright(c) 2009-2014  Realtek Corporation.*/
0003
0004 #ifndef __RTL8723BE_TRX_H__
0005 #define __RTL8723BE_TRX_H__
0006
0007 #define TX_DESC_SIZE                40
0008 #define TX_DESC_AGGR_SUBFRAME_SIZE      32
0009
0010 #define RX_DESC_SIZE                32
0011 #define RX_DRV_INFO_SIZE_UNIT           8
0012
0013 #define TX_DESC_NEXT_DESC_OFFSET        40
0014 #define USB_HWDESC_HEADER_LEN           40
0015 #define CRCLENGTH               4
0016
0017 static inline void set_tx_desc_pkt_size(__le32 *__pdesc, u32 __val)
0018 {
0019     le32p_replace_bits(__pdesc, __val, GENMASK(15, 0));
0020 }
0021
0022 static inline void set_tx_desc_offset(__le32 *__pdesc, u32 __val)
0023 {
0024     le32p_replace_bits(__pdesc, __val, GENMASK(23, 16));
0025 }
0026
0027 static inline void set_tx_desc_bmc(__le32 *__pdesc, u32 __val)
0028 {
0029     le32p_replace_bits(__pdesc, __val, BIT(24));
0030 }
0031
0032 static inline void set_tx_desc_htc(__le32 *__pdesc, u32 __val)
0033 {
0034     le32p_replace_bits(__pdesc, __val, BIT(25));
0035 }
0036
0037 static inline void set_tx_desc_last_seg(__le32 *__pdesc, u32 __val)
0038 {
0039     le32p_replace_bits(__pdesc, __val, BIT(26));
0040 }
0041
0042 static inline void set_tx_desc_first_seg(__le32 *__pdesc, u32 __val)
0043 {
0044     le32p_replace_bits(__pdesc, __val, BIT(27));
0045 }
0046
0047 static inline void set_tx_desc_linip(__le32 *__pdesc, u32 __val)
0048 {
0049     le32p_replace_bits(__pdesc, __val, BIT(28));
0050 }
0051
0052 static inline void set_tx_desc_own(__le32 *__pdesc, u32 __val)
0053 {
0054     le32p_replace_bits(__pdesc, __val, BIT(31));
0055 }
0056
0057 static inline u32 get_tx_desc_own(__le32 *__pdesc)
0058 {
0059     return le32_get_bits(*__pdesc, BIT(31));
0060 }
0061
0062 static inline void set_tx_desc_macid(__le32 *__pdesc, u32 __val)
0063 {
0064     le32p_replace_bits((__pdesc + 1), __val, GENMASK(6, 0));
0065 }
0066
0067 static inline void set_tx_desc_queue_sel(__le32 *__pdesc, u32 __val)
0068 {
0069     le32p_replace_bits((__pdesc + 1), __val, GENMASK(12, 8));
0070 }
0071
0072 static inline void set_tx_desc_rate_id(__le32 *__pdesc, u32 __val)
0073 {
0074     le32p_replace_bits((__pdesc + 1), __val, GENMASK(20, 16));
0075 }
0076
0077 static inline void set_tx_desc_sec_type(__le32 *__pdesc, u32 __val)
0078 {
0079     le32p_replace_bits((__pdesc + 1), __val, GENMASK(23, 22));
0080 }
0081
0082 static inline void set_tx_desc_pkt_offset(__le32 *__pdesc, u32 __val)
0083 {
0084     le32p_replace_bits((__pdesc + 1), __val, GENMASK(28, 24));
0085 }
0086
0087 static inline void set_tx_desc_agg_enable(__le32 *__pdesc, u32 __val)
0088 {
0089     le32p_replace_bits((__pdesc + 2), __val, BIT(12));
0090 }
0091
0092 static inline void set_tx_desc_rdg_enable(__le32 *__pdesc, u32 __val)
0093 {
0094     le32p_replace_bits((__pdesc + 2), __val, BIT(13));
0095 }
0096
0097 static inline void set_tx_desc_more_frag(__le32 *__pdesc, u32 __val)
0098 {
0099     le32p_replace_bits((__pdesc + 2), __val, BIT(17));
0100 }
0101
0102 static inline void set_tx_desc_ampdu_density(__le32 *__pdesc, u32 __val)
0103 {
0104     le32p_replace_bits((__pdesc + 2), __val, GENMASK(22, 20));
0105 }
0106
0107 static inline void set_tx_desc_hwseq_sel(__le32 *__pdesc, u32 __val)
0108 {
0109     le32p_replace_bits((__pdesc + 3), __val, GENMASK(7, 6));
0110 }
0111
0112 static inline void set_tx_desc_use_rate(__le32 *__pdesc, u32 __val)
0113 {
0114     le32p_replace_bits((__pdesc + 3), __val, BIT(8));
0115 }
0116
0117 static inline void set_tx_desc_disable_fb(__le32 *__pdesc, u32 __val)
0118 {
0119     le32p_replace_bits((__pdesc + 3), __val, BIT(10));
0120 }
0121
0122 static inline void set_tx_desc_cts2self(__le32 *__pdesc, u32 __val)
0123 {
0124     le32p_replace_bits((__pdesc + 3), __val, BIT(11));
0125 }
0126
0127 static inline void set_tx_desc_rts_enable(__le32 *__pdesc, u32 __val)
0128 {
0129     le32p_replace_bits((__pdesc + 3), __val, BIT(12));
0130 }
0131
0132 static inline void set_tx_desc_hw_rts_enable(__le32 *__pdesc, u32 __val)
0133 {
0134     le32p_replace_bits((__pdesc + 3), __val, BIT(13));
0135 }
0136
0137 static inline void set_tx_desc_nav_use_hdr(__le32 *__pdesc, u32 __val)
0138 {
0139     le32p_replace_bits((__pdesc + 3), __val, BIT(15));
0140 }
0141
0142 static inline void set_tx_desc_max_agg_num(__le32 *__pdesc, u32 __val)
0143 {
0144     le32p_replace_bits((__pdesc + 3), __val, GENMASK(21, 17));
0145 }
0146
0147 static inline void set_tx_desc_tx_rate(__le32 *__pdesc, u32 __val)
0148 {
0149     le32p_replace_bits((__pdesc + 4), __val, GENMASK(6, 0));
0150 }
0151
0152 static inline void set_tx_desc_data_rate_fb_limit(__le32 *__pdesc, u32 __val)
0153 {
0154     le32p_replace_bits((__pdesc + 4), __val, GENMASK(12, 8));
0155 }
0156
0157 static inline void set_tx_desc_rts_rate_fb_limit(__le32 *__pdesc, u32 __val)
0158 {
0159     le32p_replace_bits((__pdesc + 4), __val, GENMASK(16, 13));
0160 }
0161
0162 static inline void set_tx_desc_rts_rate(__le32 *__pdesc, u32 __val)
0163 {
0164     le32p_replace_bits((__pdesc + 4), __val, GENMASK(28, 24));
0165 }
0166
0167 static inline void set_tx_desc_tx_sub_carrier(__le32 *__pdesc, u32 __val)
0168 {
0169     le32p_replace_bits((__pdesc + 5), __val, GENMASK(3, 0));
0170 }
0171
0172 static inline void set_tx_desc_data_shortgi(__le32 *__pdesc, u32 __val)
0173 {
0174     le32p_replace_bits((__pdesc + 5), __val, BIT(4));
0175 }
0176
0177 static inline void set_tx_desc_data_bw(__le32 *__pdesc, u32 __val)
0178 {
0179     le32p_replace_bits((__pdesc + 5), __val, GENMASK(6, 5));
0180 }
0181
0182 static inline void set_tx_desc_rts_short(__le32 *__pdesc, u32 __val)
0183 {
0184     le32p_replace_bits((__pdesc + 5), __val, BIT(12));
0185 }
0186
0187 static inline void set_tx_desc_rts_sc(__le32 *__pdesc, u32 __val)
0188 {
0189     le32p_replace_bits((__pdesc + 5), __val, GENMASK(16, 13));
0190 }
0191
0192 static inline void set_tx_desc_tx_buffer_size(__le32 *__pdesc, u32 __val)
0193 {
0194     le32p_replace_bits((__pdesc + 7), __val, GENMASK(15, 0));
0195 }
0196
0197 static inline void set_tx_desc_hwseq_en(__le32 *__pdesc, u32 __val)
0198 {
0199     le32p_replace_bits((__pdesc + 8), __val, BIT(15));
0200 }
0201
0202 static inline void set_tx_desc_seq(__le32 *__pdesc, u32 __val)
0203 {
0204     le32p_replace_bits((__pdesc + 9), __val, GENMASK(23, 12));
0205 }
0206
0207 static inline void set_tx_desc_tx_buffer_address(__le32 *__pdesc, u32 __val)
0208 {
0209     *(__pdesc + 10) = cpu_to_le32(__val);
0210 }
0211
0212 static inline u32 get_tx_desc_tx_buffer_address(__le32 *__pdesc)
0213 {
0214     return le32_to_cpu(*((__pdesc + 10)));
0215 }
0216
0217 static inline void set_tx_desc_next_desc_address(__le32 *__pdesc, u32 __val)
0218 {
0219     *(__pdesc + 12) = cpu_to_le32(__val);
0220 }
0221
0222 static inline u32 get_rx_desc_pkt_len(__le32 *__pdesc)
0223 {
0224     return le32_get_bits(*__pdesc, GENMASK(13, 0));
0225 }
0226
0227 static inline u32 get_rx_desc_crc32(__le32 *__pdesc)
0228 {
0229     return le32_get_bits(*__pdesc, BIT(14));
0230 }
0231
0232 static inline u32 get_rx_desc_icv(__le32 *__pdesc)
0233 {
0234     return le32_get_bits(*__pdesc, BIT(15));
0235 }
0236
0237 static inline u32 get_rx_desc_drv_info_size(__le32 *__pdesc)
0238 {
0239     return le32_get_bits(*__pdesc, GENMASK(19, 16));
0240 }
0241
0242 static inline u32 get_rx_desc_shift(__le32 *__pdesc)
0243 {
0244     return le32_get_bits(*__pdesc, GENMASK(25, 24));
0245 }
0246
0247 static inline u32 get_rx_desc_physt(__le32 *__pdesc)
0248 {
0249     return le32_get_bits(*__pdesc, BIT(26));
0250 }
0251
0252 static inline u32 get_rx_desc_swdec(__le32 *__pdesc)
0253 {
0254     return le32_get_bits(*__pdesc, BIT(27));
0255 }
0256
0257 static inline u32 get_rx_desc_own(__le32 *__pdesc)
0258 {
0259     return le32_get_bits(*__pdesc, BIT(31));
0260 }
0261
0262 static inline void set_rx_desc_pkt_len(__le32 *__pdesc, u32 __val)
0263 {
0264     le32p_replace_bits(__pdesc, __val, GENMASK(13, 0));
0265 }
0266
0267 static inline void set_rx_desc_eor(__le32 *__pdesc, u32 __val)
0268 {
0269     le32p_replace_bits(__pdesc, __val, BIT(30));
0270 }
0271
0272 static inline void set_rx_desc_own(__le32 *__pdesc, u32 __val)
0273 {
0274     le32p_replace_bits(__pdesc, __val, BIT(31));
0275 }
0276
0277 static inline u32 get_rx_desc_macid(__le32 *__pdesc)
0278 {
0279     return le32_get_bits(*(__pdesc + 1), GENMASK(6, 0));
0280 }
0281
0282 static inline u32 get_rx_desc_paggr(__le32 *__pdesc)
0283 {
0284     return le32_get_bits(*(__pdesc + 1), BIT(15));
0285 }
0286
0287 static inline u32 get_rx_status_desc_rpt_sel(__le32 *__pdesc)
0288 {
0289     return le32_get_bits(*(__pdesc + 2), BIT(28));
0290 }
0291
0292 static inline u32 get_rx_desc_rxmcs(__le32 *__pdesc)
0293 {
0294     return le32_get_bits(*(__pdesc + 3), GENMASK(6, 0));
0295 }
0296
0297 static inline u32 get_rx_desc_rxht(__le32 *__pdesc)
0298 {
0299     return le32_get_bits(*(__pdesc + 3), BIT(6));
0300 }
0301
0302 static inline u32 get_rx_status_desc_pattern_match(__le32 *__pdesc)
0303 {
0304     return le32_get_bits(*(__pdesc + 3), BIT(29));
0305 }
0306
0307 static inline u32 get_rx_status_desc_unicast_match(__le32 *__pdesc)
0308 {
0309     return le32_get_bits(*(__pdesc + 3), BIT(30));
0310 }
0311
0312 static inline u32 get_rx_status_desc_magic_match(__le32 *__pdesc)
0313 {
0314     return le32_get_bits(*(__pdesc + 3), BIT(31));
0315 }
0316
0317 static inline u32 get_rx_desc_splcp(__le32 *__pdesc)
0318 {
0319     return le32_get_bits(*(__pdesc + 4), BIT(0));
0320 }
0321
0322 static inline u32 get_rx_desc_bw(__le32 *__pdesc)
0323 {
0324     return le32_get_bits(*(__pdesc + 4), GENMASK(5, 4));
0325 }
0326
0327 static inline u32 get_rx_desc_tsfl(__le32 *__pdesc)
0328 {
0329     return le32_to_cpu(*((__pdesc + 5)));
0330 }
0331
0332 static inline u32 get_rx_desc_buff_addr(__le32 *__pdesc)
0333 {
0334     return le32_to_cpu(*((__pdesc + 6)));
0335 }
0336
0337 static inline void set_rx_desc_buff_addr(__le32 *__pdesc, u32 __val)
0338 {
0339     *(__pdesc + 6) = cpu_to_le32(__val);
0340 }
0341
0342 /* TX report 2 format in Rx desc*/
0343
0344 static inline u32 get_rx_rpt2_desc_macid_valid_1(__le32 *__rxstatusdesc)
0345 {
0346     return le32_to_cpu(*((__rxstatusdesc + 4)));
0347 }
0348
0349 static inline u32 get_rx_rpt2_desc_macid_valid_2(__le32 *__rxstatusdesc)
0350 {
0351     return le32_to_cpu(*((__rxstatusdesc + 5)));
0352 }
0353
0354 static inline void set_earlymode_pktnum(__le32 *__paddr, u32 __value)
0355 {
0356     le32p_replace_bits(__paddr, __value, GENMASK(3, 0));
0357 }
0358
0359 static inline void set_earlymode_len0(__le32 *__paddr, u32 __value)
0360 {
0361     le32p_replace_bits(__paddr, __value, GENMASK(15, 4));
0362 }
0363
0364 static inline void set_earlymode_len1(__le32 *__paddr, u32 __value)
0365 {
0366     le32p_replace_bits(__paddr, __value, GENMASK(27, 16));
0367 }
0368
0369 static inline void set_earlymode_len2_1(__le32 *__paddr, u32 __value)
0370 {
0371     le32p_replace_bits(__paddr, __value, GENMASK(31, 28));
0372 }
0373
0374 static inline void set_earlymode_len2_2(__le32 *__paddr, u32 __value)
0375 {
0376     le32p_replace_bits((__paddr + 1), __value, GENMASK(7, 0));
0377 }
0378
0379 static inline void set_earlymode_len3(__le32 *__paddr, u32 __value)
0380 {
0381     le32p_replace_bits((__paddr + 1), __value, GENMASK(19, 8));
0382 }
0383
0384 static inline void set_earlymode_len4(__le32 *__paddr, u32 __value)
0385 {
0386     le32p_replace_bits((__paddr + 1), __value, GENMASK(31, 20));
0387 }
0388
0389 static inline void clear_pci_tx_desc_content(__le32 *__pdesc, u32 _size)
0390 {
0391     if (_size > TX_DESC_NEXT_DESC_OFFSET)
0392         memset(__pdesc, 0, TX_DESC_NEXT_DESC_OFFSET);
0393     else
0394         memset(__pdesc, 0, _size);
0395 }
0396
0397 struct phy_rx_agc_info_t {
0398     #ifdef __LITTLE_ENDIAN
0399         u8 gain:7, trsw:1;
0400     #else
0401         u8 trsw:1, gain:7;
0402     #endif
0403 };
0404 struct phy_status_rpt {
0405     struct phy_rx_agc_info_t path_agc[2];
0406     u8 ch_corr[2];
0407     u8 cck_sig_qual_ofdm_pwdb_all;
0408     u8 cck_agc_rpt_ofdm_cfosho_a;
0409     u8 cck_rpt_b_ofdm_cfosho_b;
0410     u8 rsvd_1;/* ch_corr_msb; */
0411     u8 noise_power_db_msb;
0412     s8 path_cfotail[2];
0413     u8 pcts_mask[2];
0414     s8 stream_rxevm[2];
0415     u8 path_rxsnr[2];
0416     u8 noise_power_db_lsb;
0417     u8 rsvd_2[3];
0418     u8 stream_csi[2];
0419     u8 stream_target_csi[2];
0420     u8 sig_evm;
0421     u8 rsvd_3;
0422 #ifdef __LITTLE_ENDIAN
0423     u8 antsel_rx_keep_2:1;  /*ex_intf_flg:1;*/
0424     u8 sgi_en:1;
0425     u8 rxsc:2;
0426     u8 idle_long:1;
0427     u8 r_ant_train_en:1;
0428     u8 ant_sel_b:1;
0429     u8 ant_sel:1;
0430 #else   /* _BIG_ENDIAN_ */
0431     u8 ant_sel:1;
0432     u8 ant_sel_b:1;
0433     u8 r_ant_train_en:1;
0434     u8 idle_long:1;
0435     u8 rxsc:2;
0436     u8 sgi_en:1;
0437     u8 antsel_rx_keep_2:1;  /*ex_intf_flg:1;*/
0438 #endif
0439 } __packed;
0440
0441 struct rx_fwinfo_8723be {
0442     u8 gain_trsw[2];
0443     u16 chl_num:10;
0444     u16 sub_chnl:4;
0445     u16 r_rfmod:2;
0446     u8 pwdb_all;
0447     u8 cfosho[4];
0448     u8 cfotail[4];
0449     s8 rxevm[2];
0450     s8 rxsnr[2];
0451     u8 pcts_msk_rpt[2];
0452     u8 pdsnr[2];
0453     u8 csi_current[2];
0454     u8 rx_gain_c;
0455     u8 rx_gain_d;
0456     u8 sigevm;
0457     u8 resvd_0;
0458     u8 antidx_anta:3;
0459     u8 antidx_antb:3;
0460     u8 resvd_1:2;
0461 } __packed;
0462
0463 struct tx_desc_8723be {
0464     u32 pktsize:16;
0465     u32 offset:8;
0466     u32 bmc:1;
0467     u32 htc:1;
0468     u32 lastseg:1;
0469     u32 firstseg:1;
0470     u32 linip:1;
0471     u32 noacm:1;
0472     u32 gf:1;
0473     u32 own:1;
0474
0475     u32 macid:6;
0476     u32 rsvd0:2;
0477     u32 queuesel:5;
0478     u32 rd_nav_ext:1;
0479     u32 lsig_txop_en:1;
0480     u32 pifs:1;
0481     u32 rateid:4;
0482     u32 nav_usehdr:1;
0483     u32 en_descid:1;
0484     u32 sectype:2;
0485     u32 pktoffset:8;
0486
0487     u32 rts_rc:6;
0488     u32 data_rc:6;
0489     u32 agg_en:1;
0490     u32 rdg_en:1;
0491     u32 bar_retryht:2;
0492     u32 agg_break:1;
0493     u32 morefrag:1;
0494     u32 raw:1;
0495     u32 ccx:1;
0496     u32 ampdudensity:3;
0497     u32 bt_int:1;
0498     u32 ant_sela:1;
0499     u32 ant_selb:1;
0500     u32 txant_cck:2;
0501     u32 txant_l:2;
0502     u32 txant_ht:2;
0503
0504     u32 nextheadpage:8;
0505     u32 tailpage:8;
0506     u32 seq:12;
0507     u32 cpu_handle:1;
0508     u32 tag1:1;
0509     u32 trigger_int:1;
0510     u32 hwseq_en:1;
0511
0512     u32 rtsrate:5;
0513     u32 apdcfe:1;
0514     u32 qos:1;
0515     u32 hwseq_ssn:1;
0516     u32 userrate:1;
0517     u32 dis_rtsfb:1;
0518     u32 dis_datafb:1;
0519     u32 cts2self:1;
0520     u32 rts_en:1;
0521     u32 hwrts_en:1;
0522     u32 portid:1;
0523     u32 pwr_status:3;
0524     u32 waitdcts:1;
0525     u32 cts2ap_en:1;
0526     u32 txsc:2;
0527     u32 stbc:2;
0528     u32 txshort:1;
0529     u32 txbw:1;
0530     u32 rtsshort:1;
0531     u32 rtsbw:1;
0532     u32 rtssc:2;
0533     u32 rtsstbc:2;
0534
0535     u32 txrate:6;
0536     u32 shortgi:1;
0537     u32 ccxt:1;
0538     u32 txrate_fb_lmt:5;
0539     u32 rtsrate_fb_lmt:4;
0540     u32 retrylmt_en:1;
0541     u32 txretrylmt:6;
0542     u32 usb_txaggnum:8;
0543
0544     u32 txagca:5;
0545     u32 txagcb:5;
0546     u32 usemaxlen:1;
0547     u32 maxaggnum:5;
0548     u32 mcsg1maxlen:4;
0549     u32 mcsg2maxlen:4;
0550     u32 mcsg3maxlen:4;
0551     u32 mcs7sgimaxlen:4;
0552
0553     u32 txbuffersize:16;
0554     u32 sw_offset30:8;
0555     u32 sw_offset31:4;
0556     u32 rsvd1:1;
0557     u32 antsel_c:1;
0558     u32 null_0:1;
0559     u32 null_1:1;
0560
0561     u32 txbuffaddr;
0562     u32 txbufferaddr64;
0563     u32 nextdescaddress;
0564     u32 nextdescaddress64;
0565
0566     u32 reserve_pass_pcie_mm_limit[4];
0567 } __packed;
0568
0569 struct rx_desc_8723be {
0570     u32 length:14;
0571     u32 crc32:1;
0572     u32 icverror:1;
0573     u32 drv_infosize:4;
0574     u32 security:3;
0575     u32 qos:1;
0576     u32 shift:2;
0577     u32 phystatus:1;
0578     u32 swdec:1;
0579     u32 lastseg:1;
0580     u32 firstseg:1;
0581     u32 eor:1;
0582     u32 own:1;
0583
0584     u32 macid:6;
0585     u32 tid:4;
0586     u32 hwrsvd:5;
0587     u32 paggr:1;
0588     u32 faggr:1;
0589     u32 a1_fit:4;
0590     u32 a2_fit:4;
0591     u32 pam:1;
0592     u32 pwr:1;
0593     u32 moredata:1;
0594     u32 morefrag:1;
0595     u32 type:2;
0596     u32 mc:1;
0597     u32 bc:1;
0598
0599     u32 seq:12;
0600     u32 frag:4;
0601     u32 nextpktlen:14;
0602     u32 nextind:1;
0603     u32 rsvd:1;
0604
0605     u32 rxmcs:6;
0606     u32 rxht:1;
0607     u32 amsdu:1;
0608     u32 splcp:1;
0609     u32 bandwidth:1;
0610     u32 htc:1;
0611     u32 tcpchk_rpt:1;
0612     u32 ipcchk_rpt:1;
0613     u32 tcpchk_valid:1;
0614     u32 hwpcerr:1;
0615     u32 hwpcind:1;
0616     u32 iv0:16;
0617
0618     u32 iv1;
0619
0620     u32 tsfl;
0621
0622     u32 bufferaddress;
0623     u32 bufferaddress64;
0624
0625 } __packed;
0626
0627 void rtl8723be_tx_fill_desc(struct ieee80211_hw *hw,
0628                 struct ieee80211_hdr *hdr,
0629                 u8 *pdesc_tx, u8 *txbd,
0630                 struct ieee80211_tx_info *info,
0631                 struct ieee80211_sta *sta, struct sk_buff *skb,
0632                 u8 hw_queue, struct rtl_tcb_desc *ptcb_desc);
0633 bool rtl8723be_rx_query_desc(struct ieee80211_hw *hw,
0634                  struct rtl_stats *status,
0635                  struct ieee80211_rx_status *rx_status,
0636                  u8 *pdesc, struct sk_buff *skb);
0637 void rtl8723be_set_desc(struct ieee80211_hw *hw, u8 *pdesc,
0638             bool istx, u8 desc_name, u8 *val);
0639 u64 rtl8723be_get_desc(struct ieee80211_hw *hw,
0640                u8 *pdesc, bool istx, u8 desc_name);
0641 bool rtl8723be_is_tx_desc_closed(struct ieee80211_hw *hw,
0642                  u8 hw_queue, u16 index);
0643 void rtl8723be_tx_polling(struct ieee80211_hw *hw, u8 hw_queue);
0644 void rtl8723be_tx_fill_cmddesc(struct ieee80211_hw *hw, u8 *pdesc,
0645                    bool firstseg, bool lastseg,
0646                    struct sk_buff *skb);
0647 #endif