Back to home page

OSCL-LXR
 
 

     

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 /* Copyright(c) 2009-2013  Realtek Corporation.*/
0003 
0004 #ifndef __RTL92CE_TRX_H__
0005 #define __RTL92CE_TRX_H__
0006 
0007 #define TX_DESC_SIZE                    64
0008 #define TX_DESC_AGGR_SUBFRAME_SIZE      32
0009 
0010 #define RX_DESC_SIZE                    32
0011 #define RX_DRV_INFO_SIZE_UNIT           8
0012 
0013 #define TX_DESC_NEXT_DESC_OFFSET        40
0014 #define USB_HWDESC_HEADER_LEN           32
0015 #define CRCLENGTH                       4
0016 
0017 static inline void set_tx_desc_pkt_size(__le32 *__pdesc, u32 __val)
0018 {
0019     le32p_replace_bits(__pdesc, __val, GENMASK(15, 0));
0020 }
0021 
0022 static inline void set_tx_desc_offset(__le32 *__pdesc, u32 __val)
0023 {
0024     le32p_replace_bits(__pdesc, __val, GENMASK(23, 16));
0025 }
0026 
0027 static inline void set_tx_desc_bmc(__le32 *__pdesc, u32 __val)
0028 {
0029     le32p_replace_bits(__pdesc, __val, BIT(24));
0030 }
0031 
0032 static inline void set_tx_desc_htc(__le32 *__pdesc, u32 __val)
0033 {
0034     le32p_replace_bits(__pdesc, __val, BIT(25));
0035 }
0036 
0037 static inline void set_tx_desc_last_seg(__le32 *__pdesc, u32 __val)
0038 {
0039     le32p_replace_bits(__pdesc, __val, BIT(26));
0040 }
0041 
0042 static inline void set_tx_desc_first_seg(__le32 *__pdesc, u32 __val)
0043 {
0044     le32p_replace_bits(__pdesc, __val, BIT(27));
0045 }
0046 
0047 static inline void set_tx_desc_linip(__le32 *__pdesc, u32 __val)
0048 {
0049     le32p_replace_bits(__pdesc, __val, BIT(28));
0050 }
0051 
0052 static inline void set_tx_desc_own(__le32 *__pdesc, u32 __val)
0053 {
0054     le32p_replace_bits(__pdesc, __val, BIT(31));
0055 }
0056 
0057 static inline int get_tx_desc_own(__le32 *__pdesc)
0058 {
0059     return le32_get_bits(*(__pdesc), BIT(31));
0060 }
0061 
0062 static inline void set_tx_desc_macid(__le32 *__pdesc, u32 __val)
0063 {
0064     le32p_replace_bits(__pdesc + 1, __val, GENMASK(5, 0));
0065 }
0066 
0067 static inline void set_tx_desc_queue_sel(__le32 *__pdesc, u32 __val)
0068 {
0069     le32p_replace_bits(__pdesc + 1, __val, GENMASK(12, 8));
0070 }
0071 
0072 static inline void set_tx_desc_rate_id(__le32 *__pdesc, u32 __val)
0073 {
0074     le32p_replace_bits(__pdesc + 1, __val, GENMASK(19, 16));
0075 }
0076 
0077 static inline void set_tx_desc_nav_use_hdr(__le32 *__pdesc, u32 __val)
0078 {
0079     le32p_replace_bits(__pdesc + 1, __val, BIT(20));
0080 }
0081 
0082 static inline void set_tx_desc_sec_type(__le32 *__pdesc, u32 __val)
0083 {
0084     le32p_replace_bits(__pdesc + 1, __val, GENMASK(23, 22));
0085 }
0086 
0087 static inline void set_tx_desc_pkt_offset(__le32 *__pdesc, u32 __val)
0088 {
0089     le32p_replace_bits(__pdesc + 1, __val, GENMASK(30, 26));
0090 }
0091 
0092 static inline void set_tx_desc_agg_enable(__le32 *__pdesc, u32 __val)
0093 {
0094     le32p_replace_bits(__pdesc + 2, __val, BIT(12));
0095 }
0096 
0097 static inline void set_tx_desc_rdg_enable(__le32 *__pdesc, u32 __val)
0098 {
0099     le32p_replace_bits(__pdesc + 2, __val, BIT(13));
0100 }
0101 
0102 static inline void set_tx_desc_more_frag(__le32 *__pdesc, u32 __val)
0103 {
0104     le32p_replace_bits(__pdesc + 2, __val, BIT(17));
0105 }
0106 
0107 static inline void set_tx_desc_ampdu_density(__le32 *__pdesc, u32 __val)
0108 {
0109     le32p_replace_bits(__pdesc + 2, __val, GENMASK(22, 20));
0110 }
0111 
0112 static inline void set_tx_desc_antsel_a(__le32 *__pdesc, u32 __val)
0113 {
0114     le32p_replace_bits(__pdesc + 2, __val, BIT(24));
0115 }
0116 
0117 static inline void set_tx_desc_antsel_b(__le32 *__pdesc, u32 __val)
0118 {
0119     le32p_replace_bits(__pdesc + 2, __val, BIT(25));
0120 }
0121 
0122 static inline void set_tx_desc_seq(__le32 *__pdesc, u32 __val)
0123 {
0124     le32p_replace_bits(__pdesc + 3, __val, GENMASK(27, 16));
0125 }
0126 
0127 static inline void set_tx_desc_hwseq_en(__le32 *__pdesc, u32 __val)
0128 {
0129     le32p_replace_bits(__pdesc + 3, __val, BIT(31));
0130 }
0131 
0132 static inline void set_tx_desc_rts_rate(__le32 *__pdesc, u32 __val)
0133 {
0134     le32p_replace_bits(__pdesc + 4, __val, GENMASK(4, 0));
0135 }
0136 
0137 static inline void set_tx_desc_qos(__le32 *__pdesc, u32 __val)
0138 {
0139     le32p_replace_bits(__pdesc + 4, __val, BIT(6));
0140 }
0141 
0142 static inline void set_tx_desc_use_rate(__le32 *__pdesc, u32 __val)
0143 {
0144     le32p_replace_bits(__pdesc + 4, __val, BIT(8));
0145 }
0146 
0147 static inline void set_tx_desc_disable_fb(__le32 *__pdesc, u32 __val)
0148 {
0149     le32p_replace_bits(__pdesc + 4, __val, BIT(10));
0150 }
0151 
0152 static inline void set_tx_desc_cts2self(__le32 *__pdesc, u32 __val)
0153 {
0154     le32p_replace_bits(__pdesc + 4, __val, BIT(11));
0155 }
0156 
0157 static inline void set_tx_desc_rts_enable(__le32 *__pdesc, u32 __val)
0158 {
0159     le32p_replace_bits(__pdesc + 4, __val, BIT(12));
0160 }
0161 
0162 static inline void set_tx_desc_hw_rts_enable(__le32 *__pdesc, u32 __val)
0163 {
0164     le32p_replace_bits(__pdesc + 4, __val, BIT(13));
0165 }
0166 
0167 static inline void set_tx_desc_tx_sub_carrier(__le32 *__pdesc, u32 __val)
0168 {
0169     le32p_replace_bits(__pdesc + 4, __val, GENMASK(21, 20));
0170 }
0171 
0172 static inline void set_tx_desc_tx_stbc(__le32 *__pdesc, u32 __val)
0173 {
0174     le32p_replace_bits(__pdesc + 4, __val, GENMASK(23, 22));
0175 }
0176 
0177 static inline void set_tx_desc_data_bw(__le32 *__pdesc, u32 __val)
0178 {
0179     le32p_replace_bits(__pdesc + 4, __val, BIT(25));
0180 }
0181 
0182 static inline void set_tx_desc_rts_short(__le32 *__pdesc, u32 __val)
0183 {
0184     le32p_replace_bits(__pdesc + 4, __val, BIT(26));
0185 }
0186 
0187 static inline void set_tx_desc_rts_bw(__le32 *__pdesc, u32 __val)
0188 {
0189     le32p_replace_bits(__pdesc + 4, __val, BIT(27));
0190 }
0191 
0192 static inline void set_tx_desc_rts_sc(__le32 *__pdesc, u32 __val)
0193 {
0194     le32p_replace_bits(__pdesc + 4, __val, GENMASK(29, 28));
0195 }
0196 
0197 static inline void set_tx_desc_rts_stbc(__le32 *__pdesc, u32 __val)
0198 {
0199     le32p_replace_bits(__pdesc + 4, __val, GENMASK(31, 30));
0200 }
0201 
0202 static inline void set_tx_desc_tx_rate(__le32 *__pdesc, u32 __val)
0203 {
0204     le32p_replace_bits(__pdesc + 5, __val, GENMASK(5, 0));
0205 }
0206 
0207 static inline void set_tx_desc_data_shortgi(__le32 *__pdesc, u32 __val)
0208 {
0209     le32p_replace_bits(__pdesc + 5, __val, BIT(6));
0210 }
0211 
0212 static inline void set_tx_desc_data_rate_fb_limit(__le32 *__pdesc, u32 __val)
0213 {
0214     le32p_replace_bits(__pdesc + 5, __val, GENMASK(12, 8));
0215 }
0216 
0217 static inline void set_tx_desc_rts_rate_fb_limit(__le32 *__pdesc, u32 __val)
0218 {
0219     le32p_replace_bits(__pdesc + 5, __val, GENMASK(16, 13));
0220 }
0221 
0222 static inline void set_tx_desc_max_agg_num(__le32 *__pdesc, u32 __val)
0223 {
0224     le32p_replace_bits(__pdesc + 6, __val, GENMASK(15, 11));
0225 }
0226 
0227 static inline void set_tx_desc_antsel_c(__le32 *__pdesc, u32 __val)
0228 {
0229     le32p_replace_bits(__pdesc + 7, __val, BIT(29));
0230 }
0231 
0232 static inline void set_tx_desc_tx_buffer_size(__le32 *__pdesc, u32 __val)
0233 {
0234     le32p_replace_bits(__pdesc + 7, __val, GENMASK(15, 0));
0235 }
0236 
0237 static inline int get_tx_desc_tx_buffer_size(__le32 *__pdesc)
0238 {
0239     return le32_get_bits(*(__pdesc + 7), GENMASK(15, 0));
0240 }
0241 
0242 static inline void set_tx_desc_tx_buffer_address(__le32 *__pdesc, u32 __val)
0243 {
0244     *(__pdesc + 8) = cpu_to_le32(__val);
0245 }
0246 
0247 static inline u32 get_tx_desc_tx_buffer_address(__le32 *__pdesc)
0248 {
0249     return le32_to_cpu(*(__pdesc + 8));
0250 }
0251 
0252 static inline void set_tx_desc_next_desc_address(__le32 *__pdesc, u32 __val)
0253 {
0254     *(__pdesc + 10) = cpu_to_le32(__val);
0255 }
0256 
0257 static inline int get_rx_desc_pkt_len(__le32 *__pdesc)
0258 {
0259     return le32_get_bits(*(__pdesc), GENMASK(13, 0));
0260 }
0261 
0262 static inline int get_rx_desc_crc32(__le32 *__pdesc)
0263 {
0264     return le32_get_bits(*(__pdesc), BIT(14));
0265 }
0266 
0267 static inline int get_rx_desc_icv(__le32 *__pdesc)
0268 {
0269     return le32_get_bits(*(__pdesc), BIT(15));
0270 }
0271 
0272 static inline int get_rx_desc_drv_info_size(__le32 *__pdesc)
0273 {
0274     return le32_get_bits(*(__pdesc), GENMASK(19, 16));
0275 }
0276 
0277 static inline int get_rx_desc_security(__le32 *__pdesc)
0278 {
0279     return le32_get_bits(*(__pdesc), GENMASK(22, 20));
0280 }
0281 
0282 static inline int get_rx_desc_qos(__le32 *__pdesc)
0283 {
0284     return le32_get_bits(*(__pdesc), BIT(23));
0285 }
0286 
0287 static inline int get_rx_desc_shift(__le32 *__pdesc)
0288 {
0289     return le32_get_bits(*(__pdesc), GENMASK(25, 24));
0290 }
0291 
0292 static inline int get_rx_desc_physt(__le32 *__pdesc)
0293 {
0294     return le32_get_bits(*(__pdesc), BIT(26));
0295 }
0296 
0297 static inline int get_rx_desc_swdec(__le32 *__pdesc)
0298 {
0299     return le32_get_bits(*(__pdesc), BIT(27));
0300 }
0301 
0302 static inline int get_rx_desc_ls(__le32 *__pdesc)
0303 {
0304     return le32_get_bits(*(__pdesc), BIT(28));
0305 }
0306 
0307 static inline int get_rx_desc_fs(__le32 *__pdesc)
0308 {
0309     return le32_get_bits(*(__pdesc), BIT(29));
0310 }
0311 
0312 static inline int get_rx_desc_eor(__le32 *__pdesc)
0313 {
0314     return le32_get_bits(*(__pdesc), BIT(30));
0315 }
0316 
0317 static inline int get_rx_desc_own(__le32 *__pdesc)
0318 {
0319     return le32_get_bits(*(__pdesc), BIT(31));
0320 }
0321 
0322 static inline void set_rx_desc_pkt_len(__le32 *__pdesc, u32 __val)
0323 {
0324     le32p_replace_bits(__pdesc, __val, GENMASK(13, 0));
0325 }
0326 
0327 static inline void set_rx_desc_eor(__le32 *__pdesc, u32 __val)
0328 {
0329     le32p_replace_bits(__pdesc, __val, BIT(30));
0330 }
0331 
0332 static inline void set_rx_desc_own(__le32 *__pdesc, u32 __val)
0333 {
0334     le32p_replace_bits(__pdesc, __val, BIT(31));
0335 }
0336 
0337 static inline int get_rx_desc_macid(__le32 *__pdesc)
0338 {
0339     return le32_get_bits(*(__pdesc + 1), GENMASK(5, 0));
0340 }
0341 
0342 static inline int get_rx_desc_paggr(__le32 *__pdesc)
0343 {
0344     return le32_get_bits(*(__pdesc + 1), BIT(14));
0345 }
0346 
0347 static inline int get_rx_desc_faggr(__le32 *__pdesc)
0348 {
0349     return le32_get_bits(*(__pdesc + 1), BIT(15));
0350 }
0351 
0352 static inline int get_rx_desc_a1_fit(__le32 *__pdesc)
0353 {
0354     return le32_get_bits(*(__pdesc + 1), GENMASK(19, 16));
0355 }
0356 
0357 static inline int get_rx_desc_a2_fit(__le32 *__pdesc)
0358 {
0359     return le32_get_bits(*(__pdesc + 1), GENMASK(23, 20));
0360 }
0361 
0362 static inline int get_rx_desc_pam(__le32 *__pdesc)
0363 {
0364     return le32_get_bits(*(__pdesc + 1), BIT(24));
0365 }
0366 
0367 static inline int get_rx_desc_pwr(__le32 *__pdesc)
0368 {
0369     return le32_get_bits(*(__pdesc + 1), BIT(25));
0370 }
0371 
0372 static inline int get_rx_desc_md(__le32 *__pdesc)
0373 {
0374     return le32_get_bits(*(__pdesc + 1), BIT(26));
0375 }
0376 
0377 static inline int get_rx_desc_mf(__le32 *__pdesc)
0378 {
0379     return le32_get_bits(*(__pdesc + 1), BIT(27));
0380 }
0381 
0382 static inline int get_rx_desc_type(__le32 *__pdesc)
0383 {
0384     return le32_get_bits(*(__pdesc + 1), GENMASK(29, 28));
0385 }
0386 
0387 static inline int get_rx_desc_mc(__le32 *__pdesc)
0388 {
0389     return le32_get_bits(*(__pdesc + 1), BIT(30));
0390 }
0391 
0392 static inline int get_rx_desc_bc(__le32 *__pdesc)
0393 {
0394     return le32_get_bits(*(__pdesc + 1), BIT(31));
0395 }
0396 
0397 static inline int get_rx_desc_seq(__le32 *__pdesc)
0398 {
0399     return le32_get_bits(*(__pdesc + 2), GENMASK(11, 0));
0400 }
0401 
0402 static inline int get_rx_desc_frag(__le32 *__pdesc)
0403 {
0404     return le32_get_bits(*(__pdesc + 2), GENMASK(15, 12));
0405 }
0406 
0407 static inline int get_rx_desc_rxmcs(__le32 *__pdesc)
0408 {
0409     return le32_get_bits(*(__pdesc + 3), GENMASK(5, 0));
0410 }
0411 
0412 static inline int get_rx_desc_rxht(__le32 *__pdesc)
0413 {
0414     return le32_get_bits(*(__pdesc + 3), BIT(6));
0415 }
0416 
0417 static inline int get_rx_status_desc_rx_gf(__le32 *__pdesc)
0418 {
0419     return le32_get_bits(*(__pdesc + 3), BIT(7));
0420 }
0421 
0422 static inline int get_rx_desc_splcp(__le32 *__pdesc)
0423 {
0424     return le32_get_bits(*(__pdesc + 3), BIT(8));
0425 }
0426 
0427 static inline int get_rx_desc_bw(__le32 *__pdesc)
0428 {
0429     return le32_get_bits(*(__pdesc + 3), BIT(9));
0430 }
0431 
0432 static inline int get_rx_desc_htc(__le32 *__pdesc)
0433 {
0434     return le32_get_bits(*(__pdesc + 3), BIT(10));
0435 }
0436 
0437 static inline int get_rx_status_desc_eosp(__le32 *__pdesc)
0438 {
0439     return le32_get_bits(*(__pdesc + 3), BIT(11));
0440 }
0441 
0442 static inline int get_rx_status_desc_bssid_fit(__le32 *__pdesc)
0443 {
0444     return le32_get_bits(*(__pdesc + 3), GENMASK(13, 12));
0445 }
0446 
0447 static inline int get_rx_status_desc_rpt_sel(__le32 *__pdesc)
0448 {
0449     return le32_get_bits(*(__pdesc + 3), GENMASK(15, 14));
0450 }
0451 
0452 static inline int get_rx_status_desc_pattern_match(__le32 *__pdesc)
0453 {
0454     return le32_get_bits(*(__pdesc + 3), BIT(29));
0455 }
0456 
0457 static inline int get_rx_status_desc_unicast_match(__le32 *__pdesc)
0458 {
0459     return le32_get_bits(*(__pdesc + 3), BIT(30));
0460 }
0461 
0462 static inline int get_rx_status_desc_magic_match(__le32 *__pdesc)
0463 {
0464     return le32_get_bits(*(__pdesc + 3), BIT(31));
0465 }
0466 
0467 static inline u32 get_rx_desc_iv1(__le32 *__pdesc)
0468 {
0469     return le32_to_cpu(*(__pdesc + 4));
0470 }
0471 
0472 static inline u32 get_rx_desc_tsfl(__le32 *__pdesc)
0473 {
0474     return le32_to_cpu(*(__pdesc + 5));
0475 }
0476 
0477 static inline u32 get_rx_desc_buff_addr(__le32 *__pdesc)
0478 {
0479     return le32_to_cpu(*(__pdesc + 6));
0480 }
0481 
0482 static inline u32 get_rx_desc_buff_addr64(__le32 *__pdesc)
0483 {
0484     return le32_to_cpu(*(__pdesc + 7));
0485 }
0486 
0487 static inline void set_rx_desc_buff_addr(__le32 *__pdesc, u32 __val)
0488 {
0489     *(__pdesc + 6) = cpu_to_le32(__val);
0490 }
0491 
0492 static inline void set_rx_desc_buff_addr64(__le32 *__pdesc, u32 __val)
0493 {
0494     *(__pdesc + 7) = cpu_to_le32(__val);
0495 }
0496 
0497 /* TX report 2 format in Rx desc*/
0498 
0499 static inline int get_rx_rpt2_desc_pkt_len(__le32 *__status)
0500 {
0501     return le32_get_bits(*(__status), GENMASK(8, 0));
0502 }
0503 
0504 static inline u32 get_rx_rpt2_desc_macid_valid_1(__le32 *__status)
0505 {
0506     return le32_to_cpu(*(__status + 4));
0507 }
0508 
0509 static inline u32 get_rx_rpt2_desc_macid_valid_2(__le32 *__status)
0510 {
0511     return le32_to_cpu(*(__status + 5));
0512 }
0513 
0514 static inline void set_earlymode_pktnum(__le32 *__paddr, u32 __value)
0515 {
0516     le32p_replace_bits(__paddr, __value, GENMASK(3, 0));
0517 }
0518 
0519 static inline void set_earlymode_len0(__le32 *__paddr, u32 __value)
0520 {
0521     le32p_replace_bits(__paddr, __value, GENMASK(15, 4));
0522 }
0523 
0524 static inline void set_earlymode_len1(__le32 *__paddr, u32 __value)
0525 {
0526     le32p_replace_bits(__paddr, __value, GENMASK(27, 16));
0527 }
0528 
0529 static inline void set_earlymode_len2_1(__le32 *__paddr, u32 __value)
0530 {
0531     le32p_replace_bits(__paddr, __value, GENMASK(31, 28));
0532 }
0533 
0534 static inline void set_earlymode_len2_2(__le32 *__paddr, u32 __value)
0535 {
0536     le32p_replace_bits(__paddr + 1, __value, GENMASK(7, 0));
0537 }
0538 
0539 static inline void set_earlymode_len3(__le32 *__paddr, u32 __value)
0540 {
0541     le32p_replace_bits(__paddr + 1, __value, GENMASK(19, 8));
0542 }
0543 
0544 static inline void set_earlymode_len4(__le32 *__paddr, u32 __value)
0545 {
0546     le32p_replace_bits(__paddr + 1, __value, GENMASK(31, 20));
0547 }
0548 
0549 static inline void clear_pci_tx_desc_content(__le32 *__pdesc, int _size)
0550 {
0551     if (_size > TX_DESC_NEXT_DESC_OFFSET)
0552         memset(__pdesc, 0, TX_DESC_NEXT_DESC_OFFSET);
0553     else
0554         memset(__pdesc, 0, _size);
0555 }
0556 
0557 #define RTL8188_RX_HAL_IS_CCK_RATE(rxmcs)\
0558     (rxmcs == DESC92C_RATE1M ||\
0559      rxmcs == DESC92C_RATE2M ||\
0560      rxmcs == DESC92C_RATE5_5M ||\
0561      rxmcs == DESC92C_RATE11M)
0562 
0563 struct phy_status_rpt {
0564     u8  padding[2];
0565     u8  ch_corr[2];
0566     u8  cck_sig_qual_ofdm_pwdb_all;
0567     u8  cck_agc_rpt_ofdm_cfosho_a;
0568     u8  cck_rpt_b_ofdm_cfosho_b;
0569     u8  rsvd_1;/* ch_corr_msb; */
0570     u8  noise_power_db_msb;
0571     u8  path_cfotail[2];
0572     u8  pcts_mask[2];
0573     u8  stream_rxevm[2];
0574     u8  path_rxsnr[2];
0575     u8  noise_power_db_lsb;
0576     u8  rsvd_2[3];
0577     u8  stream_csi[2];
0578     u8  stream_target_csi[2];
0579     u8  sig_evm;
0580     u8  rsvd_3;
0581 #if defined(__LITTLE_ENDIAN)
0582     u8  antsel_rx_keep_2:1; /*ex_intf_flg:1;*/
0583     u8  sgi_en:1;
0584     u8  rxsc:2;
0585     u8  idle_long:1;
0586     u8  r_ant_train_en:1;
0587     u8  ant_sel_b:1;
0588     u8  ant_sel:1;
0589 #else   /* __BIG_ENDIAN */
0590     u8  ant_sel:1;
0591     u8  ant_sel_b:1;
0592     u8  r_ant_train_en:1;
0593     u8  idle_long:1;
0594     u8  rxsc:2;
0595     u8  sgi_en:1;
0596     u8  antsel_rx_keep_2:1; /*ex_intf_flg:1;*/
0597 #endif
0598 } __packed;
0599 
0600 struct rx_fwinfo_88e {
0601     u8 gain_trsw[4];
0602     u8 pwdb_all;
0603     u8 cfosho[4];
0604     u8 cfotail[4];
0605     s8 rxevm[2];
0606     s8 rxsnr[4];
0607     u8 pdsnr[2];
0608     u8 csi_current[2];
0609     u8 csi_target[2];
0610     u8 sigevm;
0611     u8 max_ex_pwr;
0612     u8 ex_intf_flag:1;
0613     u8 sgi_en:1;
0614     u8 rxsc:2;
0615     u8 reserve:4;
0616 } __packed;
0617 
0618 struct tx_desc_88e {
0619     u32 pktsize:16;
0620     u32 offset:8;
0621     u32 bmc:1;
0622     u32 htc:1;
0623     u32 lastseg:1;
0624     u32 firstseg:1;
0625     u32 linip:1;
0626     u32 noacm:1;
0627     u32 gf:1;
0628     u32 own:1;
0629 
0630     u32 macid:6;
0631     u32 rsvd0:2;
0632     u32 queuesel:5;
0633     u32 rd_nav_ext:1;
0634     u32 lsig_txop_en:1;
0635     u32 pifs:1;
0636     u32 rateid:4;
0637     u32 nav_usehdr:1;
0638     u32 en_descid:1;
0639     u32 sectype:2;
0640     u32 pktoffset:8;
0641 
0642     u32 rts_rc:6;
0643     u32 data_rc:6;
0644     u32 agg_en:1;
0645     u32 rdg_en:1;
0646     u32 bar_retryht:2;
0647     u32 agg_break:1;
0648     u32 morefrag:1;
0649     u32 raw:1;
0650     u32 ccx:1;
0651     u32 ampdudensity:3;
0652     u32 bt_int:1;
0653     u32 ant_sela:1;
0654     u32 ant_selb:1;
0655     u32 txant_cck:2;
0656     u32 txant_l:2;
0657     u32 txant_ht:2;
0658 
0659     u32 nextheadpage:8;
0660     u32 tailpage:8;
0661     u32 seq:12;
0662     u32 cpu_handle:1;
0663     u32 tag1:1;
0664     u32 trigger_int:1;
0665     u32 hwseq_en:1;
0666 
0667     u32 rtsrate:5;
0668     u32 apdcfe:1;
0669     u32 qos:1;
0670     u32 hwseq_ssn:1;
0671     u32 userrate:1;
0672     u32 dis_rtsfb:1;
0673     u32 dis_datafb:1;
0674     u32 cts2self:1;
0675     u32 rts_en:1;
0676     u32 hwrts_en:1;
0677     u32 portid:1;
0678     u32 pwr_status:3;
0679     u32 waitdcts:1;
0680     u32 cts2ap_en:1;
0681     u32 txsc:2;
0682     u32 stbc:2;
0683     u32 txshort:1;
0684     u32 txbw:1;
0685     u32 rtsshort:1;
0686     u32 rtsbw:1;
0687     u32 rtssc:2;
0688     u32 rtsstbc:2;
0689 
0690     u32 txrate:6;
0691     u32 shortgi:1;
0692     u32 ccxt:1;
0693     u32 txrate_fb_lmt:5;
0694     u32 rtsrate_fb_lmt:4;
0695     u32 retrylmt_en:1;
0696     u32 txretrylmt:6;
0697     u32 usb_txaggnum:8;
0698 
0699     u32 txagca:5;
0700     u32 txagcb:5;
0701     u32 usemaxlen:1;
0702     u32 maxaggnum:5;
0703     u32 mcsg1maxlen:4;
0704     u32 mcsg2maxlen:4;
0705     u32 mcsg3maxlen:4;
0706     u32 mcs7sgimaxlen:4;
0707 
0708     u32 txbuffersize:16;
0709     u32 sw_offset30:8;
0710     u32 sw_offset31:4;
0711     u32 rsvd1:1;
0712     u32 antsel_c:1;
0713     u32 null_0:1;
0714     u32 null_1:1;
0715 
0716     u32 txbuffaddr;
0717     u32 txbufferaddr64;
0718     u32 nextdescaddress;
0719     u32 nextdescaddress64;
0720 
0721     u32 reserve_pass_pcie_mm_limit[4];
0722 } __packed;
0723 
0724 struct rx_desc_88e {
0725     u32 length:14;
0726     u32 crc32:1;
0727     u32 icverror:1;
0728     u32 drv_infosize:4;
0729     u32 security:3;
0730     u32 qos:1;
0731     u32 shift:2;
0732     u32 phystatus:1;
0733     u32 swdec:1;
0734     u32 lastseg:1;
0735     u32 firstseg:1;
0736     u32 eor:1;
0737     u32 own:1;
0738 
0739     u32 macid:6;
0740     u32 tid:4;
0741     u32 hwrsvd:5;
0742     u32 paggr:1;
0743     u32 faggr:1;
0744     u32 a1_fit:4;
0745     u32 a2_fit:4;
0746     u32 pam:1;
0747     u32 pwr:1;
0748     u32 moredata:1;
0749     u32 morefrag:1;
0750     u32 type:2;
0751     u32 mc:1;
0752     u32 bc:1;
0753 
0754     u32 seq:12;
0755     u32 frag:4;
0756     u32 nextpktlen:14;
0757     u32 nextind:1;
0758     u32 rsvd:1;
0759 
0760     u32 rxmcs:6;
0761     u32 rxht:1;
0762     u32 amsdu:1;
0763     u32 splcp:1;
0764     u32 bandwidth:1;
0765     u32 htc:1;
0766     u32 tcpchk_rpt:1;
0767     u32 ipcchk_rpt:1;
0768     u32 tcpchk_valid:1;
0769     u32 hwpcerr:1;
0770     u32 hwpcind:1;
0771     u32 iv0:16;
0772 
0773     u32 iv1;
0774 
0775     u32 tsfl;
0776 
0777     u32 bufferaddress;
0778     u32 bufferaddress64;
0779 
0780 } __packed;
0781 
0782 void rtl88ee_tx_fill_desc(struct ieee80211_hw *hw,
0783               struct ieee80211_hdr *hdr, u8 *pdesc_tx,
0784               u8 *txbd, struct ieee80211_tx_info *info,
0785               struct ieee80211_sta *sta,
0786               struct sk_buff *skb,
0787               u8 hw_queue, struct rtl_tcb_desc *ptcb_desc);
0788 bool rtl88ee_rx_query_desc(struct ieee80211_hw *hw,
0789                struct rtl_stats *status,
0790                struct ieee80211_rx_status *rx_status,
0791                u8 *pdesc, struct sk_buff *skb);
0792 void rtl88ee_set_desc(struct ieee80211_hw *hw, u8 *pdesc,
0793               bool istx, u8 desc_name, u8 *val);
0794 u64 rtl88ee_get_desc(struct ieee80211_hw *hw,
0795              u8 *pdesc, bool istx, u8 desc_name);
0796 bool rtl88ee_is_tx_desc_closed(struct ieee80211_hw *hw,
0797                    u8 hw_queue, u16 index);
0798 void rtl88ee_tx_polling(struct ieee80211_hw *hw, u8 hw_queue);
0799 void rtl88ee_tx_fill_cmddesc(struct ieee80211_hw *hw, u8 *pdesc,
0800                  bool firstseg, bool lastseg,
0801                  struct sk_buff *skb);
0802 #endif
[ Source navigation ] [ Diff markup ] [ Identifier search ] [ general search ]

This page was automatically generated by the 2.1.0 LXR engine.

The LXR team
Valid CSS 2.1! Valid HTML 4.01!