Back to home page

OSCL-LXR
 
 

     

0001 /* SPDX-License-Identifier: GPL-2.0-or-later */
0002 /*
0003  * Copyright (C) 2003 - 2009 NetXen, Inc.
0004  * Copyright (C) 2009 - QLogic Corporation.
0005  * All rights reserved.
0006  */
0007 
0008 #ifndef __NETXEN_NIC_HDR_H_
0009 #define __NETXEN_NIC_HDR_H_
0010 
0011 #include <linux/kernel.h>
0012 #include <linux/types.h>
0013 
0014 /*
0015  * The basic unit of access when reading/writing control registers.
0016  */
0017 
0018 typedef __le32 netxen_crbword_t;    /* single word in CRB space */
0019 
0020 enum {
0021     NETXEN_HW_H0_CH_HUB_ADR = 0x05,
0022     NETXEN_HW_H1_CH_HUB_ADR = 0x0E,
0023     NETXEN_HW_H2_CH_HUB_ADR = 0x03,
0024     NETXEN_HW_H3_CH_HUB_ADR = 0x01,
0025     NETXEN_HW_H4_CH_HUB_ADR = 0x06,
0026     NETXEN_HW_H5_CH_HUB_ADR = 0x07,
0027     NETXEN_HW_H6_CH_HUB_ADR = 0x08
0028 };
0029 
0030 /*  Hub 0 */
0031 enum {
0032     NETXEN_HW_MN_CRB_AGT_ADR = 0x15,
0033     NETXEN_HW_MS_CRB_AGT_ADR = 0x25
0034 };
0035 
0036 /*  Hub 1 */
0037 enum {
0038     NETXEN_HW_PS_CRB_AGT_ADR = 0x73,
0039     NETXEN_HW_SS_CRB_AGT_ADR = 0x20,
0040     NETXEN_HW_RPMX3_CRB_AGT_ADR = 0x0b,
0041     NETXEN_HW_QMS_CRB_AGT_ADR = 0x00,
0042     NETXEN_HW_SQGS0_CRB_AGT_ADR = 0x01,
0043     NETXEN_HW_SQGS1_CRB_AGT_ADR = 0x02,
0044     NETXEN_HW_SQGS2_CRB_AGT_ADR = 0x03,
0045     NETXEN_HW_SQGS3_CRB_AGT_ADR = 0x04,
0046     NETXEN_HW_C2C0_CRB_AGT_ADR = 0x58,
0047     NETXEN_HW_C2C1_CRB_AGT_ADR = 0x59,
0048     NETXEN_HW_C2C2_CRB_AGT_ADR = 0x5a,
0049     NETXEN_HW_RPMX2_CRB_AGT_ADR = 0x0a,
0050     NETXEN_HW_RPMX4_CRB_AGT_ADR = 0x0c,
0051     NETXEN_HW_RPMX7_CRB_AGT_ADR = 0x0f,
0052     NETXEN_HW_RPMX9_CRB_AGT_ADR = 0x12,
0053     NETXEN_HW_SMB_CRB_AGT_ADR = 0x18
0054 };
0055 
0056 /*  Hub 2 */
0057 enum {
0058     NETXEN_HW_NIU_CRB_AGT_ADR = 0x31,
0059     NETXEN_HW_I2C0_CRB_AGT_ADR = 0x19,
0060     NETXEN_HW_I2C1_CRB_AGT_ADR = 0x29,
0061 
0062     NETXEN_HW_SN_CRB_AGT_ADR = 0x10,
0063     NETXEN_HW_I2Q_CRB_AGT_ADR = 0x20,
0064     NETXEN_HW_LPC_CRB_AGT_ADR = 0x22,
0065     NETXEN_HW_ROMUSB_CRB_AGT_ADR = 0x21,
0066     NETXEN_HW_QM_CRB_AGT_ADR = 0x66,
0067     NETXEN_HW_SQG0_CRB_AGT_ADR = 0x60,
0068     NETXEN_HW_SQG1_CRB_AGT_ADR = 0x61,
0069     NETXEN_HW_SQG2_CRB_AGT_ADR = 0x62,
0070     NETXEN_HW_SQG3_CRB_AGT_ADR = 0x63,
0071     NETXEN_HW_RPMX1_CRB_AGT_ADR = 0x09,
0072     NETXEN_HW_RPMX5_CRB_AGT_ADR = 0x0d,
0073     NETXEN_HW_RPMX6_CRB_AGT_ADR = 0x0e,
0074     NETXEN_HW_RPMX8_CRB_AGT_ADR = 0x11
0075 };
0076 
0077 /*  Hub 3 */
0078 enum {
0079     NETXEN_HW_PH_CRB_AGT_ADR = 0x1A,
0080     NETXEN_HW_SRE_CRB_AGT_ADR = 0x50,
0081     NETXEN_HW_EG_CRB_AGT_ADR = 0x51,
0082     NETXEN_HW_RPMX0_CRB_AGT_ADR = 0x08
0083 };
0084 
0085 /*  Hub 4 */
0086 enum {
0087     NETXEN_HW_PEGN0_CRB_AGT_ADR = 0x40,
0088     NETXEN_HW_PEGN1_CRB_AGT_ADR,
0089     NETXEN_HW_PEGN2_CRB_AGT_ADR,
0090     NETXEN_HW_PEGN3_CRB_AGT_ADR,
0091     NETXEN_HW_PEGNI_CRB_AGT_ADR,
0092     NETXEN_HW_PEGND_CRB_AGT_ADR,
0093     NETXEN_HW_PEGNC_CRB_AGT_ADR,
0094     NETXEN_HW_PEGR0_CRB_AGT_ADR,
0095     NETXEN_HW_PEGR1_CRB_AGT_ADR,
0096     NETXEN_HW_PEGR2_CRB_AGT_ADR,
0097     NETXEN_HW_PEGR3_CRB_AGT_ADR,
0098     NETXEN_HW_PEGN4_CRB_AGT_ADR
0099 };
0100 
0101 /*  Hub 5 */
0102 enum {
0103     NETXEN_HW_PEGS0_CRB_AGT_ADR = 0x40,
0104     NETXEN_HW_PEGS1_CRB_AGT_ADR,
0105     NETXEN_HW_PEGS2_CRB_AGT_ADR,
0106     NETXEN_HW_PEGS3_CRB_AGT_ADR,
0107     NETXEN_HW_PEGSI_CRB_AGT_ADR,
0108     NETXEN_HW_PEGSD_CRB_AGT_ADR,
0109     NETXEN_HW_PEGSC_CRB_AGT_ADR
0110 };
0111 
0112 /*  Hub 6 */
0113 enum {
0114     NETXEN_HW_CAS0_CRB_AGT_ADR = 0x46,
0115     NETXEN_HW_CAS1_CRB_AGT_ADR = 0x47,
0116     NETXEN_HW_CAS2_CRB_AGT_ADR = 0x48,
0117     NETXEN_HW_CAS3_CRB_AGT_ADR = 0x49,
0118     NETXEN_HW_NCM_CRB_AGT_ADR = 0x16,
0119     NETXEN_HW_TMR_CRB_AGT_ADR = 0x17,
0120     NETXEN_HW_XDMA_CRB_AGT_ADR = 0x05,
0121     NETXEN_HW_OCM0_CRB_AGT_ADR = 0x06,
0122     NETXEN_HW_OCM1_CRB_AGT_ADR = 0x07
0123 };
0124 
0125 /*  Floaters - non existent modules */
0126 #define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR 0x67
0127 
0128 /*  This field defines PCI/X adr [25:20] of agents on the CRB */
0129 enum {
0130     NETXEN_HW_PX_MAP_CRB_PH = 0,
0131     NETXEN_HW_PX_MAP_CRB_PS,
0132     NETXEN_HW_PX_MAP_CRB_MN,
0133     NETXEN_HW_PX_MAP_CRB_MS,
0134     NETXEN_HW_PX_MAP_CRB_PGR1,
0135     NETXEN_HW_PX_MAP_CRB_SRE,
0136     NETXEN_HW_PX_MAP_CRB_NIU,
0137     NETXEN_HW_PX_MAP_CRB_QMN,
0138     NETXEN_HW_PX_MAP_CRB_SQN0,
0139     NETXEN_HW_PX_MAP_CRB_SQN1,
0140     NETXEN_HW_PX_MAP_CRB_SQN2,
0141     NETXEN_HW_PX_MAP_CRB_SQN3,
0142     NETXEN_HW_PX_MAP_CRB_QMS,
0143     NETXEN_HW_PX_MAP_CRB_SQS0,
0144     NETXEN_HW_PX_MAP_CRB_SQS1,
0145     NETXEN_HW_PX_MAP_CRB_SQS2,
0146     NETXEN_HW_PX_MAP_CRB_SQS3,
0147     NETXEN_HW_PX_MAP_CRB_PGN0,
0148     NETXEN_HW_PX_MAP_CRB_PGN1,
0149     NETXEN_HW_PX_MAP_CRB_PGN2,
0150     NETXEN_HW_PX_MAP_CRB_PGN3,
0151     NETXEN_HW_PX_MAP_CRB_PGND,
0152     NETXEN_HW_PX_MAP_CRB_PGNI,
0153     NETXEN_HW_PX_MAP_CRB_PGS0,
0154     NETXEN_HW_PX_MAP_CRB_PGS1,
0155     NETXEN_HW_PX_MAP_CRB_PGS2,
0156     NETXEN_HW_PX_MAP_CRB_PGS3,
0157     NETXEN_HW_PX_MAP_CRB_PGSD,
0158     NETXEN_HW_PX_MAP_CRB_PGSI,
0159     NETXEN_HW_PX_MAP_CRB_SN,
0160     NETXEN_HW_PX_MAP_CRB_PGR2,
0161     NETXEN_HW_PX_MAP_CRB_EG,
0162     NETXEN_HW_PX_MAP_CRB_PH2,
0163     NETXEN_HW_PX_MAP_CRB_PS2,
0164     NETXEN_HW_PX_MAP_CRB_CAM,
0165     NETXEN_HW_PX_MAP_CRB_CAS0,
0166     NETXEN_HW_PX_MAP_CRB_CAS1,
0167     NETXEN_HW_PX_MAP_CRB_CAS2,
0168     NETXEN_HW_PX_MAP_CRB_C2C0,
0169     NETXEN_HW_PX_MAP_CRB_C2C1,
0170     NETXEN_HW_PX_MAP_CRB_TIMR,
0171     NETXEN_HW_PX_MAP_CRB_PGR3,
0172     NETXEN_HW_PX_MAP_CRB_RPMX1,
0173     NETXEN_HW_PX_MAP_CRB_RPMX2,
0174     NETXEN_HW_PX_MAP_CRB_RPMX3,
0175     NETXEN_HW_PX_MAP_CRB_RPMX4,
0176     NETXEN_HW_PX_MAP_CRB_RPMX5,
0177     NETXEN_HW_PX_MAP_CRB_RPMX6,
0178     NETXEN_HW_PX_MAP_CRB_RPMX7,
0179     NETXEN_HW_PX_MAP_CRB_XDMA,
0180     NETXEN_HW_PX_MAP_CRB_I2Q,
0181     NETXEN_HW_PX_MAP_CRB_ROMUSB,
0182     NETXEN_HW_PX_MAP_CRB_CAS3,
0183     NETXEN_HW_PX_MAP_CRB_RPMX0,
0184     NETXEN_HW_PX_MAP_CRB_RPMX8,
0185     NETXEN_HW_PX_MAP_CRB_RPMX9,
0186     NETXEN_HW_PX_MAP_CRB_OCM0,
0187     NETXEN_HW_PX_MAP_CRB_OCM1,
0188     NETXEN_HW_PX_MAP_CRB_SMB,
0189     NETXEN_HW_PX_MAP_CRB_I2C0,
0190     NETXEN_HW_PX_MAP_CRB_I2C1,
0191     NETXEN_HW_PX_MAP_CRB_LPC,
0192     NETXEN_HW_PX_MAP_CRB_PGNC,
0193     NETXEN_HW_PX_MAP_CRB_PGR0
0194 };
0195 
0196 /*  This field defines CRB adr [31:20] of the agents */
0197 
0198 #define NETXEN_HW_CRB_HUB_AGT_ADR_MN    \
0199     ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MN_CRB_AGT_ADR)
0200 #define NETXEN_HW_CRB_HUB_AGT_ADR_PH    \
0201     ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_PH_CRB_AGT_ADR)
0202 #define NETXEN_HW_CRB_HUB_AGT_ADR_MS    \
0203     ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MS_CRB_AGT_ADR)
0204 
0205 #define NETXEN_HW_CRB_HUB_AGT_ADR_PS    \
0206     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_PS_CRB_AGT_ADR)
0207 #define NETXEN_HW_CRB_HUB_AGT_ADR_SS    \
0208     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SS_CRB_AGT_ADR)
0209 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3 \
0210     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX3_CRB_AGT_ADR)
0211 #define NETXEN_HW_CRB_HUB_AGT_ADR_QMS   \
0212     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_QMS_CRB_AGT_ADR)
0213 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS0  \
0214     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS0_CRB_AGT_ADR)
0215 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS1  \
0216     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS1_CRB_AGT_ADR)
0217 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS2  \
0218     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS2_CRB_AGT_ADR)
0219 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS3  \
0220     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS3_CRB_AGT_ADR)
0221 #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C0  \
0222     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C0_CRB_AGT_ADR)
0223 #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C1  \
0224     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C1_CRB_AGT_ADR)
0225 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2 \
0226     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX2_CRB_AGT_ADR)
0227 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4 \
0228     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX4_CRB_AGT_ADR)
0229 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7 \
0230     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX7_CRB_AGT_ADR)
0231 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9 \
0232     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX9_CRB_AGT_ADR)
0233 #define NETXEN_HW_CRB_HUB_AGT_ADR_SMB   \
0234     ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SMB_CRB_AGT_ADR)
0235 
0236 #define NETXEN_HW_CRB_HUB_AGT_ADR_NIU   \
0237     ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_NIU_CRB_AGT_ADR)
0238 #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C0  \
0239     ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C0_CRB_AGT_ADR)
0240 #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C1  \
0241     ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C1_CRB_AGT_ADR)
0242 
0243 #define NETXEN_HW_CRB_HUB_AGT_ADR_SRE   \
0244     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SRE_CRB_AGT_ADR)
0245 #define NETXEN_HW_CRB_HUB_AGT_ADR_EG    \
0246     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_EG_CRB_AGT_ADR)
0247 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0 \
0248     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX0_CRB_AGT_ADR)
0249 #define NETXEN_HW_CRB_HUB_AGT_ADR_QMN   \
0250     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_QM_CRB_AGT_ADR)
0251 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN0  \
0252     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG0_CRB_AGT_ADR)
0253 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN1  \
0254     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG1_CRB_AGT_ADR)
0255 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN2  \
0256     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG2_CRB_AGT_ADR)
0257 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN3  \
0258     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG3_CRB_AGT_ADR)
0259 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1 \
0260     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX1_CRB_AGT_ADR)
0261 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5 \
0262     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX5_CRB_AGT_ADR)
0263 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6 \
0264     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX6_CRB_AGT_ADR)
0265 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8 \
0266     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX8_CRB_AGT_ADR)
0267 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS0  \
0268     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS0_CRB_AGT_ADR)
0269 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS1  \
0270     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS1_CRB_AGT_ADR)
0271 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS2  \
0272     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS2_CRB_AGT_ADR)
0273 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS3  \
0274     ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS3_CRB_AGT_ADR)
0275 
0276 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNI  \
0277     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNI_CRB_AGT_ADR)
0278 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGND  \
0279     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGND_CRB_AGT_ADR)
0280 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN0  \
0281     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN0_CRB_AGT_ADR)
0282 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN1  \
0283     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN1_CRB_AGT_ADR)
0284 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN2  \
0285     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN2_CRB_AGT_ADR)
0286 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN3  \
0287     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN3_CRB_AGT_ADR)
0288 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN4  \
0289     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN4_CRB_AGT_ADR)
0290 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNC  \
0291     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNC_CRB_AGT_ADR)
0292 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR0  \
0293     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR0_CRB_AGT_ADR)
0294 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR1  \
0295     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR1_CRB_AGT_ADR)
0296 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR2  \
0297     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR2_CRB_AGT_ADR)
0298 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR3  \
0299     ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR3_CRB_AGT_ADR)
0300 
0301 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSI  \
0302     ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSI_CRB_AGT_ADR)
0303 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSD  \
0304     ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSD_CRB_AGT_ADR)
0305 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS0  \
0306     ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS0_CRB_AGT_ADR)
0307 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS1  \
0308     ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS1_CRB_AGT_ADR)
0309 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS2  \
0310     ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS2_CRB_AGT_ADR)
0311 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS3  \
0312     ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS3_CRB_AGT_ADR)
0313 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSC  \
0314     ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSC_CRB_AGT_ADR)
0315 
0316 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAM   \
0317     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_NCM_CRB_AGT_ADR)
0318 #define NETXEN_HW_CRB_HUB_AGT_ADR_TIMR  \
0319     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_TMR_CRB_AGT_ADR)
0320 #define NETXEN_HW_CRB_HUB_AGT_ADR_XDMA  \
0321     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_XDMA_CRB_AGT_ADR)
0322 #define NETXEN_HW_CRB_HUB_AGT_ADR_SN    \
0323     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_SN_CRB_AGT_ADR)
0324 #define NETXEN_HW_CRB_HUB_AGT_ADR_I2Q   \
0325     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_I2Q_CRB_AGT_ADR)
0326 #define NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB    \
0327     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_ROMUSB_CRB_AGT_ADR)
0328 #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM0  \
0329     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM0_CRB_AGT_ADR)
0330 #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM1  \
0331     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM1_CRB_AGT_ADR)
0332 #define NETXEN_HW_CRB_HUB_AGT_ADR_LPC   \
0333     ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_LPC_CRB_AGT_ADR)
0334 
0335 #define NETXEN_SRE_MISC         (NETXEN_CRB_SRE + 0x0002c)
0336 #define NETXEN_SRE_INT_STATUS       (NETXEN_CRB_SRE + 0x00034)
0337 #define NETXEN_SRE_PBI_ACTIVE_STATUS    (NETXEN_CRB_SRE + 0x01014)
0338 #define NETXEN_SRE_L1RE_CTL     (NETXEN_CRB_SRE + 0x03000)
0339 #define NETXEN_SRE_L2RE_CTL     (NETXEN_CRB_SRE + 0x05000)
0340 #define NETXEN_SRE_BUF_CTL      (NETXEN_CRB_SRE + 0x01000)
0341 
0342 #define NETXEN_DMA_BASE(U)  (NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16))
0343 #define NETXEN_DMA_COMMAND(U)   (NETXEN_DMA_BASE(U) + 0x00008)
0344 
0345 #define NETXEN_I2Q_CLR_PCI_HI   (NETXEN_CRB_I2Q + 0x00034)
0346 
0347 #define PEG_NETWORK_BASE(N) (NETXEN_CRB_PEG_NET_0 + (((N)&3) << 20))
0348 #define CRB_REG_EX_PC       0x3c
0349 
0350 #define ROMUSB_GLB  (NETXEN_CRB_ROMUSB + 0x00000)
0351 #define ROMUSB_ROM  (NETXEN_CRB_ROMUSB + 0x10000)
0352 
0353 #define NETXEN_ROMUSB_GLB_STATUS    (ROMUSB_GLB + 0x0004)
0354 #define NETXEN_ROMUSB_GLB_SW_RESET  (ROMUSB_GLB + 0x0008)
0355 #define NETXEN_ROMUSB_GLB_PAD_GPIO_I    (ROMUSB_GLB + 0x000c)
0356 #define NETXEN_ROMUSB_GLB_CAS_RST   (ROMUSB_GLB + 0x0038)
0357 #define NETXEN_ROMUSB_GLB_TEST_MUX_SEL  (ROMUSB_GLB + 0x0044)
0358 #define NETXEN_ROMUSB_GLB_PEGTUNE_DONE  (ROMUSB_GLB + 0x005c)
0359 #define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL (ROMUSB_GLB + 0x00A8)
0360 
0361 #define NETXEN_ROMUSB_GPIO(n)       (ROMUSB_GLB + 0x60 + (4 * (n)))
0362 
0363 #define NETXEN_ROMUSB_ROM_INSTR_OPCODE  (ROMUSB_ROM + 0x0004)
0364 #define NETXEN_ROMUSB_ROM_ADDRESS   (ROMUSB_ROM + 0x0008)
0365 #define NETXEN_ROMUSB_ROM_WDATA     (ROMUSB_ROM + 0x000c)
0366 #define NETXEN_ROMUSB_ROM_ABYTE_CNT (ROMUSB_ROM + 0x0010)
0367 #define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014)
0368 #define NETXEN_ROMUSB_ROM_RDATA     (ROMUSB_ROM + 0x0018)
0369 
0370 /* Lock IDs for ROM lock */
0371 #define ROM_LOCK_DRIVER 0x0d417340
0372 
0373 /******************************************************************************
0374 *
0375 *    Definitions specific to M25P flash
0376 *
0377 *******************************************************************************
0378 *   Instructions
0379 */
0380 #define M25P_INSTR_WREN     0x06
0381 #define M25P_INSTR_WRDI     0x04
0382 #define M25P_INSTR_RDID     0x9f
0383 #define M25P_INSTR_RDSR     0x05
0384 #define M25P_INSTR_WRSR     0x01
0385 #define M25P_INSTR_READ     0x03
0386 #define M25P_INSTR_FAST_READ    0x0b
0387 #define M25P_INSTR_PP       0x02
0388 #define M25P_INSTR_SE       0xd8
0389 #define M25P_INSTR_BE       0xc7
0390 #define M25P_INSTR_DP       0xb9
0391 #define M25P_INSTR_RES      0xab
0392 
0393 /* all are 1MB windows */
0394 
0395 #define NETXEN_PCI_CRB_WINDOWSIZE   0x00100000
0396 #define NETXEN_PCI_CRB_WINDOW(A)    \
0397     (NETXEN_PCI_CRBSPACE + (A)*NETXEN_PCI_CRB_WINDOWSIZE)
0398 
0399 #define NETXEN_CRB_NIU      NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_NIU)
0400 #define NETXEN_CRB_SRE      NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SRE)
0401 #define NETXEN_CRB_ROMUSB   \
0402     NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_ROMUSB)
0403 #define NETXEN_CRB_I2Q      NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2Q)
0404 #define NETXEN_CRB_I2C0     NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2C0)
0405 #define NETXEN_CRB_SMB      NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SMB)
0406 #define NETXEN_CRB_MAX      NETXEN_PCI_CRB_WINDOW(64)
0407 
0408 #define NETXEN_CRB_PCIX_HOST    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH)
0409 #define NETXEN_CRB_PCIX_HOST2   NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH2)
0410 #define NETXEN_CRB_PEG_NET_0    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN0)
0411 #define NETXEN_CRB_PEG_NET_1    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN1)
0412 #define NETXEN_CRB_PEG_NET_2    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN2)
0413 #define NETXEN_CRB_PEG_NET_3    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN3)
0414 #define NETXEN_CRB_PEG_NET_4    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SQS2)
0415 #define NETXEN_CRB_PEG_NET_D    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGND)
0416 #define NETXEN_CRB_PEG_NET_I    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGNI)
0417 #define NETXEN_CRB_DDR_NET  NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_MN)
0418 #define NETXEN_CRB_QDR_NET  NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SN)
0419 
0420 #define NETXEN_CRB_PCIX_MD  NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PS)
0421 #define NETXEN_CRB_PCIE     NETXEN_CRB_PCIX_MD
0422 
0423 #define ISR_INT_VECTOR      (NETXEN_PCIX_PS_REG(PCIX_INT_VECTOR))
0424 #define ISR_INT_MASK        (NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
0425 #define ISR_INT_MASK_SLOW   (NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
0426 #define ISR_INT_TARGET_STATUS   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS))
0427 #define ISR_INT_TARGET_MASK (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK))
0428 #define ISR_INT_TARGET_STATUS_F1   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F1))
0429 #define ISR_INT_TARGET_MASK_F1     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F1))
0430 #define ISR_INT_TARGET_STATUS_F2   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F2))
0431 #define ISR_INT_TARGET_MASK_F2     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F2))
0432 #define ISR_INT_TARGET_STATUS_F3   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F3))
0433 #define ISR_INT_TARGET_MASK_F3     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F3))
0434 #define ISR_INT_TARGET_STATUS_F4   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F4))
0435 #define ISR_INT_TARGET_MASK_F4     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F4))
0436 #define ISR_INT_TARGET_STATUS_F5   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F5))
0437 #define ISR_INT_TARGET_MASK_F5     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F5))
0438 #define ISR_INT_TARGET_STATUS_F6   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F6))
0439 #define ISR_INT_TARGET_MASK_F6     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F6))
0440 #define ISR_INT_TARGET_STATUS_F7   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F7))
0441 #define ISR_INT_TARGET_MASK_F7     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F7))
0442 
0443 #define NETXEN_PCI_MAPSIZE  128
0444 #define NETXEN_PCI_DDR_NET  (0x00000000UL)
0445 #define NETXEN_PCI_QDR_NET  (0x04000000UL)
0446 #define NETXEN_PCI_DIRECT_CRB   (0x04400000UL)
0447 #define NETXEN_PCI_CAMQM    (0x04800000UL)
0448 #define NETXEN_PCI_CAMQM_MAX    (0x04ffffffUL)
0449 #define NETXEN_PCI_OCM0     (0x05000000UL)
0450 #define NETXEN_PCI_OCM0_MAX (0x050fffffUL)
0451 #define NETXEN_PCI_OCM1     (0x05100000UL)
0452 #define NETXEN_PCI_OCM1_MAX (0x051fffffUL)
0453 #define NETXEN_PCI_CRBSPACE (0x06000000UL)
0454 #define NETXEN_PCI_128MB_SIZE   (0x08000000UL)
0455 #define NETXEN_PCI_32MB_SIZE    (0x02000000UL)
0456 #define NETXEN_PCI_2MB_SIZE (0x00200000UL)
0457 
0458 #define NETXEN_PCI_MN_2M    (0)
0459 #define NETXEN_PCI_MS_2M    (0x80000)
0460 #define NETXEN_PCI_OCM0_2M  (0x000c0000UL)
0461 #define NETXEN_PCI_CAMQM_2M_BASE    (0x000ff800UL)
0462 #define NETXEN_PCI_CAMQM_2M_END     (0x04800800UL)
0463 
0464 #define NETXEN_CRB_CAM  NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_CAM)
0465 
0466 #define NETXEN_ADDR_DDR_NET (0x0000000000000000ULL)
0467 #define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL)
0468 #define NETXEN_ADDR_OCM0    (0x0000000200000000ULL)
0469 #define NETXEN_ADDR_OCM0_MAX    (0x00000002000fffffULL)
0470 #define NETXEN_ADDR_OCM1    (0x0000000200400000ULL)
0471 #define NETXEN_ADDR_OCM1_MAX    (0x00000002004fffffULL)
0472 #define NETXEN_ADDR_QDR_NET (0x0000000300000000ULL)
0473 #define NETXEN_ADDR_QDR_NET_MAX_P2 (0x00000003003fffffULL)
0474 #define NETXEN_ADDR_QDR_NET_MAX_P3 (0x0000000303ffffffULL)
0475 
0476 /*
0477  *   Register offsets for MN
0478  */
0479 #define NETXEN_MIU_CONTROL  (0x000)
0480 #define NETXEN_MIU_MN_CONTROL   (NETXEN_CRB_DDR_NET+NETXEN_MIU_CONTROL)
0481 
0482     /* 200ms delay in each loop */
0483 #define NETXEN_NIU_PHY_WAITLEN      200000
0484     /* 10 seconds before we give up */
0485 #define NETXEN_NIU_PHY_WAITMAX      50
0486 #define NETXEN_NIU_MAX_GBE_PORTS    4
0487 #define NETXEN_NIU_MAX_XG_PORTS     2
0488 
0489 #define NETXEN_NIU_MODE         (NETXEN_CRB_NIU + 0x00000)
0490 
0491 #define NETXEN_NIU_XG_SINGLE_TERM   (NETXEN_CRB_NIU + 0x00004)
0492 #define NETXEN_NIU_XG_DRIVE_HI      (NETXEN_CRB_NIU + 0x00008)
0493 #define NETXEN_NIU_XG_DRIVE_LO      (NETXEN_CRB_NIU + 0x0000c)
0494 #define NETXEN_NIU_XG_DTX       (NETXEN_CRB_NIU + 0x00010)
0495 #define NETXEN_NIU_XG_DEQ       (NETXEN_CRB_NIU + 0x00014)
0496 #define NETXEN_NIU_XG_WORD_ALIGN    (NETXEN_CRB_NIU + 0x00018)
0497 #define NETXEN_NIU_XG_RESET     (NETXEN_CRB_NIU + 0x0001c)
0498 #define NETXEN_NIU_XG_POWER_DOWN    (NETXEN_CRB_NIU + 0x00020)
0499 #define NETXEN_NIU_XG_RESET_PLL     (NETXEN_CRB_NIU + 0x00024)
0500 #define NETXEN_NIU_XG_SERDES_LOOPBACK   (NETXEN_CRB_NIU + 0x00028)
0501 #define NETXEN_NIU_XG_DO_BYTE_ALIGN (NETXEN_CRB_NIU + 0x0002c)
0502 #define NETXEN_NIU_XG_TX_ENABLE     (NETXEN_CRB_NIU + 0x00030)
0503 #define NETXEN_NIU_XG_RX_ENABLE     (NETXEN_CRB_NIU + 0x00034)
0504 #define NETXEN_NIU_XG_STATUS        (NETXEN_CRB_NIU + 0x00038)
0505 #define NETXEN_NIU_XG_PAUSE_THRESHOLD   (NETXEN_CRB_NIU + 0x0003c)
0506 #define NETXEN_NIU_INT_MASK     (NETXEN_CRB_NIU + 0x00040)
0507 #define NETXEN_NIU_ACTIVE_INT       (NETXEN_CRB_NIU + 0x00044)
0508 #define NETXEN_NIU_MASKABLE_INT     (NETXEN_CRB_NIU + 0x00048)
0509 
0510 #define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER  (NETXEN_CRB_NIU + 0x0004c)
0511 
0512 #define NETXEN_NIU_GB_SERDES_RESET  (NETXEN_CRB_NIU + 0x00050)
0513 #define NETXEN_NIU_GB0_GMII_MODE    (NETXEN_CRB_NIU + 0x00054)
0514 #define NETXEN_NIU_GB0_MII_MODE     (NETXEN_CRB_NIU + 0x00058)
0515 #define NETXEN_NIU_GB1_GMII_MODE    (NETXEN_CRB_NIU + 0x0005c)
0516 #define NETXEN_NIU_GB1_MII_MODE     (NETXEN_CRB_NIU + 0x00060)
0517 #define NETXEN_NIU_GB2_GMII_MODE    (NETXEN_CRB_NIU + 0x00064)
0518 #define NETXEN_NIU_GB2_MII_MODE     (NETXEN_CRB_NIU + 0x00068)
0519 #define NETXEN_NIU_GB3_GMII_MODE    (NETXEN_CRB_NIU + 0x0006c)
0520 #define NETXEN_NIU_GB3_MII_MODE     (NETXEN_CRB_NIU + 0x00070)
0521 #define NETXEN_NIU_REMOTE_LOOPBACK  (NETXEN_CRB_NIU + 0x00074)
0522 #define NETXEN_NIU_GB0_HALF_DUPLEX  (NETXEN_CRB_NIU + 0x00078)
0523 #define NETXEN_NIU_GB1_HALF_DUPLEX  (NETXEN_CRB_NIU + 0x0007c)
0524 #define NETXEN_NIU_RESET_SYS_FIFOS  (NETXEN_CRB_NIU + 0x00088)
0525 #define NETXEN_NIU_GB_CRC_DROP      (NETXEN_CRB_NIU + 0x0008c)
0526 #define NETXEN_NIU_GB_DROP_WRONGADDR    (NETXEN_CRB_NIU + 0x00090)
0527 #define NETXEN_NIU_TEST_MUX_CTL     (NETXEN_CRB_NIU + 0x00094)
0528 #define NETXEN_NIU_XG_PAUSE_CTL     (NETXEN_CRB_NIU + 0x00098)
0529 #define NETXEN_NIU_XG_PAUSE_LEVEL   (NETXEN_CRB_NIU + 0x000dc)
0530 #define NETXEN_NIU_FRAME_COUNT_SELECT   (NETXEN_CRB_NIU + 0x000ac)
0531 #define NETXEN_NIU_FRAME_COUNT      (NETXEN_CRB_NIU + 0x000b0)
0532 #define NETXEN_NIU_XG_SEL       (NETXEN_CRB_NIU + 0x00128)
0533 #define NETXEN_NIU_GB_PAUSE_CTL     (NETXEN_CRB_NIU + 0x0030c)
0534 
0535 #define NETXEN_NIU_FULL_LEVEL_XG    (NETXEN_CRB_NIU + 0x00450)
0536 
0537 #define NETXEN_NIU_XG1_RESET            (NETXEN_CRB_NIU + 0x0011c)
0538 #define NETXEN_NIU_XG1_POWER_DOWN   (NETXEN_CRB_NIU + 0x00120)
0539 #define NETXEN_NIU_XG1_RESET_PLL    (NETXEN_CRB_NIU + 0x00124)
0540 
0541 #define NETXEN_MAC_ADDR_CNTL_REG    (NETXEN_CRB_NIU + 0x1000)
0542 
0543 #define NETXEN_MULTICAST_ADDR_HI_0  (NETXEN_CRB_NIU + 0x1010)
0544 #define NETXEN_MULTICAST_ADDR_HI_1  (NETXEN_CRB_NIU + 0x1014)
0545 #define NETXEN_MULTICAST_ADDR_HI_2  (NETXEN_CRB_NIU + 0x1018)
0546 #define NETXEN_MULTICAST_ADDR_HI_3  (NETXEN_CRB_NIU + 0x101c)
0547 
0548 #define NETXEN_UNICAST_ADDR_BASE    (NETXEN_CRB_NIU + 0x1080)
0549 #define NETXEN_MULTICAST_ADDR_BASE  (NETXEN_CRB_NIU + 0x1100)
0550 
0551 #define NETXEN_NIU_GB_MAC_CONFIG_0(I)       \
0552     (NETXEN_CRB_NIU + 0x30000 + (I)*0x10000)
0553 #define NETXEN_NIU_GB_MAC_CONFIG_1(I)       \
0554     (NETXEN_CRB_NIU + 0x30004 + (I)*0x10000)
0555 #define NETXEN_NIU_GB_MAC_IPG_IFG(I)        \
0556     (NETXEN_CRB_NIU + 0x30008 + (I)*0x10000)
0557 #define NETXEN_NIU_GB_HALF_DUPLEX_CTRL(I)   \
0558     (NETXEN_CRB_NIU + 0x3000c + (I)*0x10000)
0559 #define NETXEN_NIU_GB_MAX_FRAME_SIZE(I)     \
0560     (NETXEN_CRB_NIU + 0x30010 + (I)*0x10000)
0561 #define NETXEN_NIU_GB_TEST_REG(I)       \
0562     (NETXEN_CRB_NIU + 0x3001c + (I)*0x10000)
0563 #define NETXEN_NIU_GB_MII_MGMT_CONFIG(I)    \
0564     (NETXEN_CRB_NIU + 0x30020 + (I)*0x10000)
0565 #define NETXEN_NIU_GB_MII_MGMT_COMMAND(I)   \
0566     (NETXEN_CRB_NIU + 0x30024 + (I)*0x10000)
0567 #define NETXEN_NIU_GB_MII_MGMT_ADDR(I)      \
0568     (NETXEN_CRB_NIU + 0x30028 + (I)*0x10000)
0569 #define NETXEN_NIU_GB_MII_MGMT_CTRL(I)      \
0570     (NETXEN_CRB_NIU + 0x3002c + (I)*0x10000)
0571 #define NETXEN_NIU_GB_MII_MGMT_STATUS(I)    \
0572     (NETXEN_CRB_NIU + 0x30030 + (I)*0x10000)
0573 #define NETXEN_NIU_GB_MII_MGMT_INDICATE(I)  \
0574     (NETXEN_CRB_NIU + 0x30034 + (I)*0x10000)
0575 #define NETXEN_NIU_GB_INTERFACE_CTRL(I)     \
0576     (NETXEN_CRB_NIU + 0x30038 + (I)*0x10000)
0577 #define NETXEN_NIU_GB_INTERFACE_STATUS(I)   \
0578     (NETXEN_CRB_NIU + 0x3003c + (I)*0x10000)
0579 #define NETXEN_NIU_GB_STATION_ADDR_0(I)     \
0580     (NETXEN_CRB_NIU + 0x30040 + (I)*0x10000)
0581 #define NETXEN_NIU_GB_STATION_ADDR_1(I)     \
0582     (NETXEN_CRB_NIU + 0x30044 + (I)*0x10000)
0583 
0584 #define NETXEN_NIU_XGE_CONFIG_0         (NETXEN_CRB_NIU + 0x70000)
0585 #define NETXEN_NIU_XGE_CONFIG_1         (NETXEN_CRB_NIU + 0x70004)
0586 #define NETXEN_NIU_XGE_IPG          (NETXEN_CRB_NIU + 0x70008)
0587 #define NETXEN_NIU_XGE_STATION_ADDR_0_HI    (NETXEN_CRB_NIU + 0x7000c)
0588 #define NETXEN_NIU_XGE_STATION_ADDR_0_1     (NETXEN_CRB_NIU + 0x70010)
0589 #define NETXEN_NIU_XGE_STATION_ADDR_1_LO    (NETXEN_CRB_NIU + 0x70014)
0590 #define NETXEN_NIU_XGE_STATUS           (NETXEN_CRB_NIU + 0x70018)
0591 #define NETXEN_NIU_XGE_MAX_FRAME_SIZE       (NETXEN_CRB_NIU + 0x7001c)
0592 #define NETXEN_NIU_XGE_PAUSE_FRAME_VALUE    (NETXEN_CRB_NIU + 0x70020)
0593 #define NETXEN_NIU_XGE_TX_BYTE_CNT      (NETXEN_CRB_NIU + 0x70024)
0594 #define NETXEN_NIU_XGE_TX_FRAME_CNT     (NETXEN_CRB_NIU + 0x70028)
0595 #define NETXEN_NIU_XGE_RX_BYTE_CNT      (NETXEN_CRB_NIU + 0x7002c)
0596 #define NETXEN_NIU_XGE_RX_FRAME_CNT     (NETXEN_CRB_NIU + 0x70030)
0597 #define NETXEN_NIU_XGE_AGGR_ERROR_CNT       (NETXEN_CRB_NIU + 0x70034)
0598 #define NETXEN_NIU_XGE_MULTICAST_FRAME_CNT  (NETXEN_CRB_NIU + 0x70038)
0599 #define NETXEN_NIU_XGE_UNICAST_FRAME_CNT    (NETXEN_CRB_NIU + 0x7003c)
0600 #define NETXEN_NIU_XGE_CRC_ERROR_CNT        (NETXEN_CRB_NIU + 0x70040)
0601 #define NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR   (NETXEN_CRB_NIU + 0x70044)
0602 #define NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR  (NETXEN_CRB_NIU + 0x70048)
0603 #define NETXEN_NIU_XGE_LOCAL_ERROR_CNT      (NETXEN_CRB_NIU + 0x7004c)
0604 #define NETXEN_NIU_XGE_REMOTE_ERROR_CNT     (NETXEN_CRB_NIU + 0x70050)
0605 #define NETXEN_NIU_XGE_CONTROL_CHAR_CNT     (NETXEN_CRB_NIU + 0x70054)
0606 #define NETXEN_NIU_XGE_PAUSE_FRAME_CNT      (NETXEN_CRB_NIU + 0x70058)
0607 #define NETXEN_NIU_XG1_CONFIG_0         (NETXEN_CRB_NIU + 0x80000)
0608 #define NETXEN_NIU_XG1_CONFIG_1         (NETXEN_CRB_NIU + 0x80004)
0609 #define NETXEN_NIU_XG1_IPG          (NETXEN_CRB_NIU + 0x80008)
0610 #define NETXEN_NIU_XG1_STATION_ADDR_0_HI    (NETXEN_CRB_NIU + 0x8000c)
0611 #define NETXEN_NIU_XG1_STATION_ADDR_0_1     (NETXEN_CRB_NIU + 0x80010)
0612 #define NETXEN_NIU_XG1_STATION_ADDR_1_LO    (NETXEN_CRB_NIU + 0x80014)
0613 #define NETXEN_NIU_XG1_STATUS               (NETXEN_CRB_NIU + 0x80018)
0614 #define NETXEN_NIU_XG1_MAX_FRAME_SIZE       (NETXEN_CRB_NIU + 0x8001c)
0615 #define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE    (NETXEN_CRB_NIU + 0x80020)
0616 #define NETXEN_NIU_XG1_TX_BYTE_CNT      (NETXEN_CRB_NIU + 0x80024)
0617 #define NETXEN_NIU_XG1_TX_FRAME_CNT     (NETXEN_CRB_NIU + 0x80028)
0618 #define NETXEN_NIU_XG1_RX_BYTE_CNT      (NETXEN_CRB_NIU + 0x8002c)
0619 #define NETXEN_NIU_XG1_RX_FRAME_CNT     (NETXEN_CRB_NIU + 0x80030)
0620 #define NETXEN_NIU_XG1_AGGR_ERROR_CNT       (NETXEN_CRB_NIU + 0x80034)
0621 #define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT  (NETXEN_CRB_NIU + 0x80038)
0622 #define NETXEN_NIU_XG1_UNICAST_FRAME_CNT    (NETXEN_CRB_NIU + 0x8003c)
0623 #define NETXEN_NIU_XG1_CRC_ERROR_CNT        (NETXEN_CRB_NIU + 0x80040)
0624 #define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR   (NETXEN_CRB_NIU + 0x80044)
0625 #define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR  (NETXEN_CRB_NIU + 0x80048)
0626 #define NETXEN_NIU_XG1_LOCAL_ERROR_CNT      (NETXEN_CRB_NIU + 0x8004c)
0627 #define NETXEN_NIU_XG1_REMOTE_ERROR_CNT     (NETXEN_CRB_NIU + 0x80050)
0628 #define NETXEN_NIU_XG1_CONTROL_CHAR_CNT     (NETXEN_CRB_NIU + 0x80054)
0629 #define NETXEN_NIU_XG1_PAUSE_FRAME_CNT      (NETXEN_CRB_NIU + 0x80058)
0630 
0631 /* P3 802.3ap */
0632 #define NETXEN_NIU_AP_MAC_CONFIG_0(I)      (NETXEN_CRB_NIU+0xa0000+(I)*0x10000)
0633 #define NETXEN_NIU_AP_MAC_CONFIG_1(I)      (NETXEN_CRB_NIU+0xa0004+(I)*0x10000)
0634 #define NETXEN_NIU_AP_MAC_IPG_IFG(I)       (NETXEN_CRB_NIU+0xa0008+(I)*0x10000)
0635 #define NETXEN_NIU_AP_HALF_DUPLEX_CTRL(I)  (NETXEN_CRB_NIU+0xa000c+(I)*0x10000)
0636 #define NETXEN_NIU_AP_MAX_FRAME_SIZE(I)    (NETXEN_CRB_NIU+0xa0010+(I)*0x10000)
0637 #define NETXEN_NIU_AP_TEST_REG(I)          (NETXEN_CRB_NIU+0xa001c+(I)*0x10000)
0638 #define NETXEN_NIU_AP_MII_MGMT_CONFIG(I)   (NETXEN_CRB_NIU+0xa0020+(I)*0x10000)
0639 #define NETXEN_NIU_AP_MII_MGMT_COMMAND(I)  (NETXEN_CRB_NIU+0xa0024+(I)*0x10000)
0640 #define NETXEN_NIU_AP_MII_MGMT_ADDR(I)     (NETXEN_CRB_NIU+0xa0028+(I)*0x10000)
0641 #define NETXEN_NIU_AP_MII_MGMT_CTRL(I)     (NETXEN_CRB_NIU+0xa002c+(I)*0x10000)
0642 #define NETXEN_NIU_AP_MII_MGMT_STATUS(I)   (NETXEN_CRB_NIU+0xa0030+(I)*0x10000)
0643 #define NETXEN_NIU_AP_MII_MGMT_INDICATE(I) (NETXEN_CRB_NIU+0xa0034+(I)*0x10000)
0644 #define NETXEN_NIU_AP_INTERFACE_CTRL(I)    (NETXEN_CRB_NIU+0xa0038+(I)*0x10000)
0645 #define NETXEN_NIU_AP_INTERFACE_STATUS(I)  (NETXEN_CRB_NIU+0xa003c+(I)*0x10000)
0646 #define NETXEN_NIU_AP_STATION_ADDR_0(I)    (NETXEN_CRB_NIU+0xa0040+(I)*0x10000)
0647 #define NETXEN_NIU_AP_STATION_ADDR_1(I)    (NETXEN_CRB_NIU+0xa0044+(I)*0x10000)
0648 
0649 
0650 #define TEST_AGT_CTRL   (0x00)
0651 
0652 #define TA_CTL_START    1
0653 #define TA_CTL_ENABLE   2
0654 #define TA_CTL_WRITE    4
0655 #define TA_CTL_BUSY 8
0656 
0657 /*
0658  *   Register offsets for MN
0659  */
0660 #define MIU_TEST_AGT_BASE       (0x90)
0661 
0662 #define MIU_TEST_AGT_ADDR_LO        (0x04)
0663 #define MIU_TEST_AGT_ADDR_HI        (0x08)
0664 #define MIU_TEST_AGT_WRDATA_LO      (0x10)
0665 #define MIU_TEST_AGT_WRDATA_HI      (0x14)
0666 #define MIU_TEST_AGT_RDDATA_LO      (0x18)
0667 #define MIU_TEST_AGT_RDDATA_HI      (0x1c)
0668 
0669 #define MIU_TEST_AGT_ADDR_MASK      0xfffffff8
0670 #define MIU_TEST_AGT_UPPER_ADDR(off)    (0)
0671 
0672 /*
0673  *   Register offsets for MS
0674  */
0675 #define SIU_TEST_AGT_BASE       (0x60)
0676 
0677 #define SIU_TEST_AGT_ADDR_LO        (0x04)
0678 #define SIU_TEST_AGT_ADDR_HI        (0x18)
0679 #define SIU_TEST_AGT_WRDATA_LO      (0x08)
0680 #define SIU_TEST_AGT_WRDATA_HI      (0x0c)
0681 #define SIU_TEST_AGT_WRDATA(i)      (0x08+(4*(i)))
0682 #define SIU_TEST_AGT_RDDATA_LO      (0x10)
0683 #define SIU_TEST_AGT_RDDATA_HI      (0x14)
0684 #define SIU_TEST_AGT_RDDATA(i)      (0x10+(4*(i)))
0685 
0686 #define SIU_TEST_AGT_ADDR_MASK      0x3ffff8
0687 #define SIU_TEST_AGT_UPPER_ADDR(off)    ((off)>>22)
0688 
0689 /* XG Link status */
0690 #define XG_LINK_UP  0x10
0691 #define XG_LINK_DOWN    0x20
0692 
0693 #define XG_LINK_UP_P3   0x01
0694 #define XG_LINK_DOWN_P3 0x02
0695 #define XG_LINK_STATE_P3_MASK 0xf
0696 #define XG_LINK_STATE_P3(pcifn,val) \
0697     (((val) >> ((pcifn) * 4)) & XG_LINK_STATE_P3_MASK)
0698 
0699 #define P3_LINK_SPEED_MHZ   100
0700 #define P3_LINK_SPEED_MASK  0xff
0701 #define P3_LINK_SPEED_REG(pcifn)    \
0702     (CRB_PF_LINK_SPEED_1 + (((pcifn) / 4) * 4))
0703 #define P3_LINK_SPEED_VAL(pcifn, reg)   \
0704     (((reg) >> (8 * ((pcifn) & 0x3))) & P3_LINK_SPEED_MASK)
0705 
0706 #define NETXEN_CAM_RAM_BASE (NETXEN_CRB_CAM + 0x02000)
0707 #define NETXEN_CAM_RAM(reg) (NETXEN_CAM_RAM_BASE + (reg))
0708 #define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150))
0709 #define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154))
0710 #define NETXEN_FW_VERSION_SUB   (NETXEN_CAM_RAM(0x158))
0711 #define NETXEN_ROM_LOCK_ID  (NETXEN_CAM_RAM(0x100))
0712 #define NETXEN_PHY_LOCK_ID  (NETXEN_CAM_RAM(0x120))
0713 #define NETXEN_CRB_WIN_LOCK_ID  (NETXEN_CAM_RAM(0x124))
0714 
0715 #define NIC_CRB_BASE        (NETXEN_CAM_RAM(0x200))
0716 #define NIC_CRB_BASE_2      (NETXEN_CAM_RAM(0x700))
0717 #define NETXEN_NIC_REG(X)   (NIC_CRB_BASE+(X))
0718 #define NETXEN_NIC_REG_2(X) (NIC_CRB_BASE_2+(X))
0719 #define NETXEN_INTR_MODE_REG    NETXEN_NIC_REG(0x44)
0720 #define NETXEN_MSI_MODE     0x1
0721 #define NETXEN_INTX_MODE    0x2
0722 
0723 #define NX_CDRP_CRB_OFFSET      (NETXEN_NIC_REG(0x18))
0724 #define NX_ARG1_CRB_OFFSET      (NETXEN_NIC_REG(0x1c))
0725 #define NX_ARG2_CRB_OFFSET      (NETXEN_NIC_REG(0x20))
0726 #define NX_ARG3_CRB_OFFSET      (NETXEN_NIC_REG(0x24))
0727 #define NX_SIGN_CRB_OFFSET      (NETXEN_NIC_REG(0x28))
0728 
0729 #define CRB_HOST_DUMMY_BUF_ADDR_HI  (NETXEN_NIC_REG(0x3c))
0730 #define CRB_HOST_DUMMY_BUF_ADDR_LO  (NETXEN_NIC_REG(0x40))
0731 
0732 #define CRB_CMDPEG_STATE        (NETXEN_NIC_REG(0x50))
0733 #define CRB_RCVPEG_STATE        (NETXEN_NIC_REG(0x13c))
0734 
0735 #define CRB_XG_STATE            (NETXEN_NIC_REG(0x94))
0736 #define CRB_XG_STATE_P3         (NETXEN_NIC_REG(0x98))
0737 #define CRB_PF_LINK_SPEED_1     (NETXEN_NIC_REG(0xe8))
0738 #define CRB_PF_LINK_SPEED_2     (NETXEN_NIC_REG(0xec))
0739 
0740 #define CRB_MPORT_MODE          (NETXEN_NIC_REG(0xc4))
0741 #define CRB_DMA_SHIFT           (NETXEN_NIC_REG(0xcc))
0742 #define CRB_INT_VECTOR          (NETXEN_NIC_REG(0xd4))
0743 
0744 #define CRB_CMD_PRODUCER_OFFSET     (NETXEN_NIC_REG(0x08))
0745 #define CRB_CMD_CONSUMER_OFFSET     (NETXEN_NIC_REG(0x0c))
0746 #define CRB_CMD_PRODUCER_OFFSET_1       (NETXEN_NIC_REG(0x1ac))
0747 #define CRB_CMD_CONSUMER_OFFSET_1   (NETXEN_NIC_REG(0x1b0))
0748 #define CRB_CMD_PRODUCER_OFFSET_2   (NETXEN_NIC_REG(0x1b8))
0749 #define CRB_CMD_CONSUMER_OFFSET_2   (NETXEN_NIC_REG(0x1bc))
0750 #define CRB_CMD_PRODUCER_OFFSET_3   (NETXEN_NIC_REG(0x1d0))
0751 #define CRB_CMD_CONSUMER_OFFSET_3   (NETXEN_NIC_REG(0x1d4))
0752 #define CRB_TEMP_STATE          (NETXEN_NIC_REG(0x1b4))
0753 
0754 #define CRB_V2P_0           (NETXEN_NIC_REG(0x290))
0755 #define CRB_V2P(port)           (CRB_V2P_0+((port)*4))
0756 #define CRB_DRIVER_VERSION      (NETXEN_NIC_REG(0x2a0))
0757 
0758 #define CRB_SW_INT_MASK_0       (NETXEN_NIC_REG(0x1d8))
0759 #define CRB_SW_INT_MASK_1       (NETXEN_NIC_REG(0x1e0))
0760 #define CRB_SW_INT_MASK_2       (NETXEN_NIC_REG(0x1e4))
0761 #define CRB_SW_INT_MASK_3       (NETXEN_NIC_REG(0x1e8))
0762 
0763 #define CRB_FW_CAPABILITIES_1       (NETXEN_CAM_RAM(0x128))
0764 #define CRB_FW_CAPABILITIES_2       (NETXEN_CAM_RAM(0x12c))
0765 #define CRB_MAC_BLOCK_START     (NETXEN_CAM_RAM(0x1c0))
0766 
0767 /*
0768  * capabilities register, can be used to selectively enable/disable features
0769  * for backward compatibility
0770  */
0771 #define CRB_NIC_CAPABILITIES_HOST   NETXEN_NIC_REG(0x1a8)
0772 #define CRB_NIC_MSI_MODE_HOST       NETXEN_NIC_REG(0x270)
0773 
0774 #define INTR_SCHEME_PERPORT         0x1
0775 #define MSI_MODE_MULTIFUNC          0x1
0776 
0777 /* used for ethtool tests */
0778 #define CRB_SCRATCHPAD_TEST     NETXEN_NIC_REG(0x280)
0779 
0780 /*
0781  * CrbPortPhanCntrHi/Lo is used to pass the address of HostPhantomIndex address
0782  * which can be read by the Phantom host to get producer/consumer indexes from
0783  * Phantom/Casper. If it is not HOST_SHARED_MEMORY, then the following
0784  * registers will be used for the addresses of the ring's shared memory
0785  * on the Phantom.
0786  */
0787 
0788 #define nx_get_temp_val(x)      ((x) >> 16)
0789 #define nx_get_temp_state(x)        ((x) & 0xffff)
0790 #define nx_encode_temp(val, state)  (((val) << 16) | (state))
0791 
0792 /*
0793  * Temperature control.
0794  */
0795 enum {
0796     NX_TEMP_NORMAL = 0x1,   /* Normal operating range */
0797     NX_TEMP_WARN,       /* Sound alert, temperature getting high */
0798     NX_TEMP_PANIC       /* Fatal error, hardware has shut down. */
0799 };
0800 
0801 /* Lock IDs for PHY lock */
0802 #define PHY_LOCK_DRIVER     0x44524956
0803 
0804 /* Used for PS PCI Memory access */
0805 #define PCIX_PS_OP_ADDR_LO  (0x10000)
0806 /*   via CRB  (PS side only)     */
0807 #define PCIX_PS_OP_ADDR_HI  (0x10004)
0808 
0809 #define PCIX_INT_VECTOR     (0x10100)
0810 #define PCIX_INT_MASK       (0x10104)
0811 
0812 #define PCIX_CRB_WINDOW     (0x10210)
0813 #define PCIX_CRB_WINDOW_F0  (0x10210)
0814 #define PCIX_CRB_WINDOW_F1  (0x10230)
0815 #define PCIX_CRB_WINDOW_F2  (0x10250)
0816 #define PCIX_CRB_WINDOW_F3  (0x10270)
0817 #define PCIX_CRB_WINDOW_F4  (0x102ac)
0818 #define PCIX_CRB_WINDOW_F5  (0x102bc)
0819 #define PCIX_CRB_WINDOW_F6  (0x102cc)
0820 #define PCIX_CRB_WINDOW_F7  (0x102dc)
0821 #define PCIE_CRB_WINDOW_REG(func)   (((func) < 4) ? \
0822         (PCIX_CRB_WINDOW_F0 + (0x20 * (func))) :\
0823         (PCIX_CRB_WINDOW_F4 + (0x10 * ((func)-4))))
0824 
0825 #define PCIX_MN_WINDOW      (0x10200)
0826 #define PCIX_MN_WINDOW_F0   (0x10200)
0827 #define PCIX_MN_WINDOW_F1   (0x10220)
0828 #define PCIX_MN_WINDOW_F2   (0x10240)
0829 #define PCIX_MN_WINDOW_F3   (0x10260)
0830 #define PCIX_MN_WINDOW_F4   (0x102a0)
0831 #define PCIX_MN_WINDOW_F5   (0x102b0)
0832 #define PCIX_MN_WINDOW_F6   (0x102c0)
0833 #define PCIX_MN_WINDOW_F7   (0x102d0)
0834 #define PCIE_MN_WINDOW_REG(func)    (((func) < 4) ? \
0835         (PCIX_MN_WINDOW_F0 + (0x20 * (func))) :\
0836         (PCIX_MN_WINDOW_F4 + (0x10 * ((func)-4))))
0837 
0838 #define PCIX_SN_WINDOW      (0x10208)
0839 #define PCIX_SN_WINDOW_F0   (0x10208)
0840 #define PCIX_SN_WINDOW_F1   (0x10228)
0841 #define PCIX_SN_WINDOW_F2   (0x10248)
0842 #define PCIX_SN_WINDOW_F3   (0x10268)
0843 #define PCIX_SN_WINDOW_F4   (0x102a8)
0844 #define PCIX_SN_WINDOW_F5   (0x102b8)
0845 #define PCIX_SN_WINDOW_F6   (0x102c8)
0846 #define PCIX_SN_WINDOW_F7   (0x102d8)
0847 #define PCIE_SN_WINDOW_REG(func)    (((func) < 4) ? \
0848         (PCIX_SN_WINDOW_F0 + (0x20 * (func))) :\
0849         (PCIX_SN_WINDOW_F4 + (0x10 * ((func)-4))))
0850 
0851 #define PCIX_OCM_WINDOW     (0x10800)
0852 #define PCIX_OCM_WINDOW_REG(func)   (PCIX_OCM_WINDOW + 0x20 * (func))
0853 
0854 #define PCIX_TARGET_STATUS  (0x10118)
0855 #define PCIX_TARGET_STATUS_F1   (0x10160)
0856 #define PCIX_TARGET_STATUS_F2   (0x10164)
0857 #define PCIX_TARGET_STATUS_F3   (0x10168)
0858 #define PCIX_TARGET_STATUS_F4   (0x10360)
0859 #define PCIX_TARGET_STATUS_F5   (0x10364)
0860 #define PCIX_TARGET_STATUS_F6   (0x10368)
0861 #define PCIX_TARGET_STATUS_F7   (0x1036c)
0862 
0863 #define PCIX_TARGET_MASK    (0x10128)
0864 #define PCIX_TARGET_MASK_F1 (0x10170)
0865 #define PCIX_TARGET_MASK_F2 (0x10174)
0866 #define PCIX_TARGET_MASK_F3 (0x10178)
0867 #define PCIX_TARGET_MASK_F4 (0x10370)
0868 #define PCIX_TARGET_MASK_F5 (0x10374)
0869 #define PCIX_TARGET_MASK_F6 (0x10378)
0870 #define PCIX_TARGET_MASK_F7 (0x1037c)
0871 
0872 #define PCIX_MSI_F0     (0x13000)
0873 #define PCIX_MSI_F1     (0x13004)
0874 #define PCIX_MSI_F2     (0x13008)
0875 #define PCIX_MSI_F3     (0x1300c)
0876 #define PCIX_MSI_F4     (0x13010)
0877 #define PCIX_MSI_F5     (0x13014)
0878 #define PCIX_MSI_F6     (0x13018)
0879 #define PCIX_MSI_F7     (0x1301c)
0880 #define PCIX_MSI_F(i)       (0x13000+((i)*4))
0881 
0882 #define PCIX_PS_MEM_SPACE   (0x90000)
0883 
0884 #define NETXEN_PCIX_PH_REG(reg) (NETXEN_CRB_PCIE + (reg))
0885 #define NETXEN_PCIX_PS_REG(reg) (NETXEN_CRB_PCIX_MD + (reg))
0886 
0887 #define NETXEN_PCIE_REG(reg)    (NETXEN_CRB_PCIE + (reg))
0888 
0889 #define PCIE_MAX_DMA_XFER_SIZE  (0x1404c)
0890 
0891 #define PCIE_DCR        0x00d8
0892 
0893 #define PCIE_SEM0_LOCK      (0x1c000)
0894 #define PCIE_SEM0_UNLOCK    (0x1c004)
0895 #define PCIE_SEM1_LOCK      (0x1c008)
0896 #define PCIE_SEM1_UNLOCK    (0x1c00c)
0897 #define PCIE_SEM2_LOCK      (0x1c010)   /* Flash lock   */
0898 #define PCIE_SEM2_UNLOCK    (0x1c014)   /* Flash unlock */
0899 #define PCIE_SEM3_LOCK      (0x1c018)   /* Phy lock     */
0900 #define PCIE_SEM3_UNLOCK    (0x1c01c)   /* Phy unlock   */
0901 #define PCIE_SEM4_LOCK      (0x1c020)
0902 #define PCIE_SEM4_UNLOCK    (0x1c024)
0903 #define PCIE_SEM5_LOCK      (0x1c028)   /* API lock     */
0904 #define PCIE_SEM5_UNLOCK    (0x1c02c)   /* API unlock   */
0905 #define PCIE_SEM6_LOCK      (0x1c030)   /* sw lock      */
0906 #define PCIE_SEM6_UNLOCK    (0x1c034)   /* sw unlock    */
0907 #define PCIE_SEM7_LOCK      (0x1c038)   /* crb win lock */
0908 #define PCIE_SEM7_UNLOCK    (0x1c03c)   /* crbwin unlock*/
0909 #define PCIE_SEM_LOCK(N)    (PCIE_SEM0_LOCK + 8*(N))
0910 #define PCIE_SEM_UNLOCK(N)  (PCIE_SEM0_UNLOCK + 8*(N))
0911 
0912 #define PCIE_SETUP_FUNCTION (0x12040)
0913 #define PCIE_SETUP_FUNCTION2    (0x12048)
0914 #define PCIE_MISCCFG_RC         (0x1206c)
0915 #define PCIE_TGT_SPLIT_CHICKEN  (0x12080)
0916 #define PCIE_CHICKEN3       (0x120c8)
0917 
0918 #define ISR_INT_STATE_REG       (NETXEN_PCIX_PS_REG(PCIE_MISCCFG_RC))
0919 #define PCIE_MAX_MASTER_SPLIT   (0x14048)
0920 
0921 #define NETXEN_PORT_MODE_NONE       0
0922 #define NETXEN_PORT_MODE_XG     1
0923 #define NETXEN_PORT_MODE_GB     2
0924 #define NETXEN_PORT_MODE_802_3_AP   3
0925 #define NETXEN_PORT_MODE_AUTO_NEG   4
0926 #define NETXEN_PORT_MODE_AUTO_NEG_1G    5
0927 #define NETXEN_PORT_MODE_AUTO_NEG_XG    6
0928 #define NETXEN_PORT_MODE_ADDR       (NETXEN_CAM_RAM(0x24))
0929 #define NETXEN_WOL_PORT_MODE        (NETXEN_CAM_RAM(0x198))
0930 
0931 #define NETXEN_WOL_CONFIG_NV        (NETXEN_CAM_RAM(0x184))
0932 #define NETXEN_WOL_CONFIG       (NETXEN_CAM_RAM(0x188))
0933 
0934 #define NX_PEG_TUNE_MN_PRESENT      0x1
0935 #define NX_PEG_TUNE_CAPABILITY      (NETXEN_CAM_RAM(0x02c))
0936 
0937 #define NETXEN_DMA_WATCHDOG_CTRL    (NETXEN_CAM_RAM(0x14))
0938 #define NETXEN_PEG_ALIVE_COUNTER    (NETXEN_CAM_RAM(0xb0))
0939 #define NETXEN_PEG_HALT_STATUS1     (NETXEN_CAM_RAM(0xa8))
0940 #define NETXEN_PEG_HALT_STATUS2     (NETXEN_CAM_RAM(0xac))
0941 #define NX_CRB_DEV_REF_COUNT        (NETXEN_CAM_RAM(0x138))
0942 #define NX_CRB_DEV_STATE        (NETXEN_CAM_RAM(0x140))
0943 #define NETXEN_ULA_KEY          (NETXEN_CAM_RAM(0x178))
0944 
0945 /* MiniDIMM related macros */
0946 #define NETXEN_DIMM_CAPABILITY      (NETXEN_CAM_RAM(0x258))
0947 #define NETXEN_DIMM_PRESENT         0x1
0948 #define NETXEN_DIMM_MEMTYPE_DDR2_SDRAM  0x2
0949 #define NETXEN_DIMM_SIZE            0x4
0950 #define NETXEN_DIMM_MEMTYPE(VAL)        ((VAL >> 3) & 0xf)
0951 #define NETXEN_DIMM_NUMROWS(VAL)        ((VAL >> 7) & 0xf)
0952 #define NETXEN_DIMM_NUMCOLS(VAL)        ((VAL >> 11) & 0xf)
0953 #define NETXEN_DIMM_NUMRANKS(VAL)       ((VAL >> 15) & 0x3)
0954 #define NETXEN_DIMM_DATAWIDTH(VAL)      ((VAL >> 18) & 0x3)
0955 #define NETXEN_DIMM_NUMBANKS(VAL)       ((VAL >> 21) & 0xf)
0956 #define NETXEN_DIMM_TYPE(VAL)       ((VAL >> 25) & 0x3f)
0957 #define NETXEN_DIMM_VALID_FLAG      0x80000000
0958 
0959 #define NETXEN_DIMM_MEM_DDR2_SDRAM  0x8
0960 
0961 #define NETXEN_DIMM_STD_MEM_SIZE    512
0962 
0963 #define NETXEN_DIMM_TYPE_RDIMM  0x1
0964 #define NETXEN_DIMM_TYPE_UDIMM  0x2
0965 #define NETXEN_DIMM_TYPE_SO_DIMM    0x4
0966 #define NETXEN_DIMM_TYPE_Micro_DIMM 0x8
0967 #define NETXEN_DIMM_TYPE_Mini_RDIMM 0x10
0968 #define NETXEN_DIMM_TYPE_Mini_UDIMM 0x20
0969 
0970 /* Device State */
0971 #define NX_DEV_COLD     1
0972 #define NX_DEV_INITALIZING  2
0973 #define NX_DEV_READY        3
0974 #define NX_DEV_NEED_RESET   4
0975 #define NX_DEV_NEED_QUISCENT    5
0976 #define NX_DEV_NEED_AER     6
0977 #define NX_DEV_FAILED       7
0978 
0979 #define NX_RCODE_DRIVER_INFO        0x20000000
0980 #define NX_RCODE_DRIVER_CAN_RELOAD  0x40000000
0981 #define NX_RCODE_FATAL_ERROR        0x80000000
0982 #define NX_FWERROR_PEGNUM(code)     ((code) & 0xff)
0983 #define NX_FWERROR_CODE(code)       ((code >> 8) & 0xfffff)
0984 #define NX_FWERROR_PEGSTAT1(code)   ((code >> 8) & 0x1fffff)
0985 
0986 #define FW_POLL_DELAY           (2 * HZ)
0987 #define FW_FAIL_THRESH          3
0988 #define FW_POLL_THRESH          10
0989 
0990 #define ISR_MSI_INT_TRIGGER(FUNC) (NETXEN_PCIX_PS_REG(PCIX_MSI_F(FUNC)))
0991 #define ISR_LEGACY_INT_TRIGGERED(VAL)   (((VAL) & 0x300) == 0x200)
0992 
0993 /*
0994  * PCI Interrupt Vector Values.
0995  */
0996 #define PCIX_INT_VECTOR_BIT_F0  0x0080
0997 #define PCIX_INT_VECTOR_BIT_F1  0x0100
0998 #define PCIX_INT_VECTOR_BIT_F2  0x0200
0999 #define PCIX_INT_VECTOR_BIT_F3  0x0400
1000 #define PCIX_INT_VECTOR_BIT_F4  0x0800
1001 #define PCIX_INT_VECTOR_BIT_F5  0x1000
1002 #define PCIX_INT_VECTOR_BIT_F6  0x2000
1003 #define PCIX_INT_VECTOR_BIT_F7  0x4000
1004 
1005 struct netxen_legacy_intr_set {
1006     uint32_t    int_vec_bit;
1007     uint32_t    tgt_status_reg;
1008     uint32_t    tgt_mask_reg;
1009     uint32_t    pci_int_reg;
1010 };
1011 
1012 #define NX_LEGACY_INTR_CONFIG                       \
1013 {                                   \
1014     {                               \
1015         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F0,     \
1016         .tgt_status_reg =   ISR_INT_TARGET_STATUS,      \
1017         .tgt_mask_reg   =   ISR_INT_TARGET_MASK,        \
1018         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(0) },   \
1019                                     \
1020     {                               \
1021         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F1,     \
1022         .tgt_status_reg =   ISR_INT_TARGET_STATUS_F1,   \
1023         .tgt_mask_reg   =   ISR_INT_TARGET_MASK_F1,     \
1024         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(1) },   \
1025                                     \
1026     {                               \
1027         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F2,     \
1028         .tgt_status_reg =   ISR_INT_TARGET_STATUS_F2,   \
1029         .tgt_mask_reg   =   ISR_INT_TARGET_MASK_F2,     \
1030         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(2) },   \
1031                                     \
1032     {                               \
1033         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F3,     \
1034         .tgt_status_reg =   ISR_INT_TARGET_STATUS_F3,   \
1035         .tgt_mask_reg   =   ISR_INT_TARGET_MASK_F3,     \
1036         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(3) },   \
1037                                     \
1038     {                               \
1039         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F4,     \
1040         .tgt_status_reg =   ISR_INT_TARGET_STATUS_F4,   \
1041         .tgt_mask_reg   =   ISR_INT_TARGET_MASK_F4,     \
1042         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(4) },   \
1043                                     \
1044     {                               \
1045         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F5,     \
1046         .tgt_status_reg =   ISR_INT_TARGET_STATUS_F5,   \
1047         .tgt_mask_reg   =   ISR_INT_TARGET_MASK_F5,     \
1048         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(5) },   \
1049                                     \
1050     {                               \
1051         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F6,     \
1052         .tgt_status_reg =   ISR_INT_TARGET_STATUS_F6,   \
1053         .tgt_mask_reg   =   ISR_INT_TARGET_MASK_F6,     \
1054         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(6) },   \
1055                                     \
1056     {                               \
1057         .int_vec_bit    =   PCIX_INT_VECTOR_BIT_F7,     \
1058         .tgt_status_reg =   ISR_INT_TARGET_STATUS_F7,   \
1059         .tgt_mask_reg   =   ISR_INT_TARGET_MASK_F7,     \
1060         .pci_int_reg    =   ISR_MSI_INT_TRIGGER(7) },   \
1061 }
1062 
1063 #endif              /* __NETXEN_NIC_HDR_H_ */
[ Source navigation ] [ Diff markup ] [ Identifier search ] [ general search ]

This page was automatically generated by the 2.1.0 LXR engine.

The LXR team
Valid CSS 2.1! Valid HTML 4.01!