intel/igbvf/regs.h

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 /* Copyright(c) 2009 - 2018 Intel Corporation. */
0003
0004 #ifndef _E1000_REGS_H_
0005 #define _E1000_REGS_H_
0006
0007 #define E1000_CTRL  0x00000 /* Device Control - RW */
0008 #define E1000_STATUS    0x00008 /* Device Status - RO */
0009 #define E1000_ITR   0x000C4 /* Interrupt Throttling Rate - RW */
0010 #define E1000_EICR  0x01580 /* Ext. Interrupt Cause Read - R/clr */
0011 #define E1000_EITR(_n)  (0x01680 + (0x4 * (_n)))
0012 #define E1000_EICS  0x01520 /* Ext. Interrupt Cause Set - W0 */
0013 #define E1000_EIMS  0x01524 /* Ext. Interrupt Mask Set/Read - RW */
0014 #define E1000_EIMC  0x01528 /* Ext. Interrupt Mask Clear - WO */
0015 #define E1000_EIAC  0x0152C /* Ext. Interrupt Auto Clear - RW */
0016 #define E1000_EIAM  0x01530 /* Ext. Interrupt Ack Auto Clear Mask - RW */
0017 #define E1000_IVAR0 0x01700 /* Interrupt Vector Allocation (array) - RW */
0018 #define E1000_IVAR_MISC 0x01740 /* IVAR for "other" causes - RW */
0019
0020 /* Convenience macros
0021  *
0022  * Note: "_n" is the queue number of the register to be written to.
0023  *
0024  * Example usage:
0025  * E1000_RDBAL_REG(current_rx_queue)
0026  */
0027 #define E1000_RDBAL(_n) ((_n) < 4 ? (0x02800 + ((_n) * 0x100)) : \
0028              (0x0C000 + ((_n) * 0x40)))
0029 #define E1000_RDBAH(_n) ((_n) < 4 ? (0x02804 + ((_n) * 0x100)) : \
0030              (0x0C004 + ((_n) * 0x40)))
0031 #define E1000_RDLEN(_n) ((_n) < 4 ? (0x02808 + ((_n) * 0x100)) : \
0032              (0x0C008 + ((_n) * 0x40)))
0033 #define E1000_SRRCTL(_n)    ((_n) < 4 ? (0x0280C + ((_n) * 0x100)) : \
0034                  (0x0C00C + ((_n) * 0x40)))
0035 #define E1000_RDH(_n)   ((_n) < 4 ? (0x02810 + ((_n) * 0x100)) : \
0036              (0x0C010 + ((_n) * 0x40)))
0037 #define E1000_RDT(_n)   ((_n) < 4 ? (0x02818 + ((_n) * 0x100)) : \
0038              (0x0C018 + ((_n) * 0x40)))
0039 #define E1000_RXDCTL(_n)    ((_n) < 4 ? (0x02828 + ((_n) * 0x100)) : \
0040                  (0x0C028 + ((_n) * 0x40)))
0041 #define E1000_TDBAL(_n) ((_n) < 4 ? (0x03800 + ((_n) * 0x100)) : \
0042              (0x0E000 + ((_n) * 0x40)))
0043 #define E1000_TDBAH(_n) ((_n) < 4 ? (0x03804 + ((_n) * 0x100)) : \
0044              (0x0E004 + ((_n) * 0x40)))
0045 #define E1000_TDLEN(_n) ((_n) < 4 ? (0x03808 + ((_n) * 0x100)) : \
0046              (0x0E008 + ((_n) * 0x40)))
0047 #define E1000_TDH(_n)   ((_n) < 4 ? (0x03810 + ((_n) * 0x100)) : \
0048              (0x0E010 + ((_n) * 0x40)))
0049 #define E1000_TDT(_n)   ((_n) < 4 ? (0x03818 + ((_n) * 0x100)) : \
0050              (0x0E018 + ((_n) * 0x40)))
0051 #define E1000_TXDCTL(_n)    ((_n) < 4 ? (0x03828 + ((_n) * 0x100)) : \
0052                  (0x0E028 + ((_n) * 0x40)))
0053 #define E1000_DCA_TXCTRL(_n)    (0x03814 + (_n << 8))
0054 #define E1000_DCA_RXCTRL(_n)    (0x02814 + (_n << 8))
0055 #define E1000_RAL(_i)   (((_i) <= 15) ? (0x05400 + ((_i) * 8)) : \
0056              (0x054E0 + ((_i - 16) * 8)))
0057 #define E1000_RAH(_i)   (((_i) <= 15) ? (0x05404 + ((_i) * 8)) : \
0058              (0x054E4 + ((_i - 16) * 8)))
0059
0060 /* Statistics registers */
0061 #define E1000_VFGPRC    0x00F10
0062 #define E1000_VFGORC    0x00F18
0063 #define E1000_VFMPRC    0x00F3C
0064 #define E1000_VFGPTC    0x00F14
0065 #define E1000_VFGOTC    0x00F34
0066 #define E1000_VFGOTLBC  0x00F50
0067 #define E1000_VFGPTLBC  0x00F44
0068 #define E1000_VFGORLBC  0x00F48
0069 #define E1000_VFGPRLBC  0x00F40
0070
0071 /* These act per VF so an array friendly macro is used */
0072 #define E1000_V2PMAILBOX(_n)    (0x00C40 + (4 * (_n)))
0073 #define E1000_VMBMEM(_n)    (0x00800 + (64 * (_n)))
0074
0075 /* Define macros for handling registers */
0076 #define er32(reg)   readl(hw->hw_addr + E1000_##reg)
0077 #define ew32(reg, val)  writel((val), hw->hw_addr +  E1000_##reg)
0078 #define array_er32(reg, offset) \
0079     readl(hw->hw_addr + E1000_##reg + (offset << 2))
0080 #define array_ew32(reg, offset, val) \
0081     writel((val), hw->hw_addr +  E1000_##reg + (offset << 2))
0082 #define e1e_flush() er32(STATUS)
0083
0084 #endif