gaudi2/asic_reg/pcie_dec0_cmd_regs.h

0001 /* SPDX-License-Identifier: GPL-2.0
0002  *
0003  * Copyright 2016-2020 HabanaLabs, Ltd.
0004  * All Rights Reserved.
0005  *
0006  */
0007
0008 /************************************
0009  ** This is an auto-generated file **
0010  **       DO NOT EDIT BELOW        **
0011  ************************************/
0012
0013 #ifndef ASIC_REG_PCIE_DEC0_CMD_REGS_H_
0014 #define ASIC_REG_PCIE_DEC0_CMD_REGS_H_
0015
0016 /*
0017  *****************************************
0018  *   PCIE_DEC0_CMD
0019  *   (Prototype: VSI_CMD)
0020  *****************************************
0021  */
0022
0023 #define mmPCIE_DEC0_CMD_SWREG0 0x4F00000
0024
0025 #define mmPCIE_DEC0_CMD_SWREG1 0x4F00004
0026
0027 #define mmPCIE_DEC0_CMD_SWREG2 0x4F00008
0028
0029 #define mmPCIE_DEC0_CMD_SWREG3 0x4F0000C
0030
0031 #define mmPCIE_DEC0_CMD_SWREG4 0x4F00010
0032
0033 #define mmPCIE_DEC0_CMD_SWREG5 0x4F00014
0034
0035 #define mmPCIE_DEC0_CMD_SWREG6 0x4F00018
0036
0037 #define mmPCIE_DEC0_CMD_SWREG7 0x4F0001C
0038
0039 #define mmPCIE_DEC0_CMD_SWREG8 0x4F00020
0040
0041 #define mmPCIE_DEC0_CMD_SWREG9 0x4F00024
0042
0043 #define mmPCIE_DEC0_CMD_SWREG10 0x4F00028
0044
0045 #define mmPCIE_DEC0_CMD_SWREG11 0x4F0002C
0046
0047 #define mmPCIE_DEC0_CMD_SWREG12 0x4F00030
0048
0049 #define mmPCIE_DEC0_CMD_SWREG13 0x4F00034
0050
0051 #define mmPCIE_DEC0_CMD_SWREG14 0x4F00038
0052
0053 #define mmPCIE_DEC0_CMD_SWREG15 0x4F0003C
0054
0055 #define mmPCIE_DEC0_CMD_SWREG16 0x4F00040
0056
0057 #define mmPCIE_DEC0_CMD_SWREG17 0x4F00044
0058
0059 #define mmPCIE_DEC0_CMD_SWREG18 0x4F00048
0060
0061 #define mmPCIE_DEC0_CMD_SWREG19 0x4F0004C
0062
0063 #define mmPCIE_DEC0_CMD_SWREG20 0x4F00050
0064
0065 #define mmPCIE_DEC0_CMD_SWREG21 0x4F00054
0066
0067 #define mmPCIE_DEC0_CMD_SWREG22 0x4F00058
0068
0069 #define mmPCIE_DEC0_CMD_SWREG23 0x4F0005C
0070
0071 #define mmPCIE_DEC0_CMD_SWREG24 0x4F00060
0072
0073 #define mmPCIE_DEC0_CMD_SWREG25 0x4F00064
0074
0075 #define mmPCIE_DEC0_CMD_SWREG26 0x4F00068
0076
0077 #define mmPCIE_DEC0_CMD_SWREG64 0x4F00100
0078
0079 #define mmPCIE_DEC0_CMD_SWREG65 0x4F00104
0080
0081 #define mmPCIE_DEC0_CMD_SWREG66 0x4F00108
0082
0083 #define mmPCIE_DEC0_CMD_SWREG67 0x4F0010C
0084
0085 #endif /* ASIC_REG_PCIE_DEC0_CMD_REGS_H_ */