pci/solo6x10/solo6x10-enc.c

0001 // SPDX-License-Identifier: GPL-2.0-or-later
0002 /*
0003  * Copyright (C) 2010-2013 Bluecherry, LLC <https://www.bluecherrydvr.com>
0004  *
0005  * Original author:
0006  * Ben Collins <bcollins@ubuntu.com>
0007  *
0008  * Additional work by:
0009  * John Brooks <john.brooks@bluecherry.net>
0010  */
0011
0012 #include <linux/kernel.h>
0013 #include <linux/font.h>
0014 #include <linux/bitrev.h>
0015 #include <linux/slab.h>
0016
0017 #include "solo6x10.h"
0018
0019 #define VI_PROG_HSIZE           (1280 - 16)
0020 #define VI_PROG_VSIZE           (1024 - 16)
0021
0022 #define IRQ_LEVEL           2
0023
0024 static void solo_capture_config(struct solo_dev *solo_dev)
0025 {
0026     unsigned long height;
0027     unsigned long width;
0028     void *buf;
0029     int i;
0030
0031     solo_reg_write(solo_dev, SOLO_CAP_BASE,
0032                SOLO_CAP_MAX_PAGE((SOLO_CAP_EXT_SIZE(solo_dev)
0033                       - SOLO_CAP_PAGE_SIZE) >> 16)
0034                | SOLO_CAP_BASE_ADDR(SOLO_CAP_EXT_ADDR(solo_dev) >> 16));
0035
0036     /* XXX: Undocumented bits at b17 and b24 */
0037     if (solo_dev->type == SOLO_DEV_6110) {
0038         /* NOTE: Ref driver has (62 << 24) here as well, but it causes
0039          * wacked out frame timing on 4-port 6110. */
0040         solo_reg_write(solo_dev, SOLO_CAP_BTW,
0041                    (1 << 17) | SOLO_CAP_PROG_BANDWIDTH(2) |
0042                    SOLO_CAP_MAX_BANDWIDTH(36));
0043     } else {
0044         solo_reg_write(solo_dev, SOLO_CAP_BTW,
0045                    (1 << 17) | SOLO_CAP_PROG_BANDWIDTH(2) |
0046                    SOLO_CAP_MAX_BANDWIDTH(32));
0047     }
0048
0049     /* Set scale 1, 9 dimension */
0050     width = solo_dev->video_hsize;
0051     height = solo_dev->video_vsize;
0052     solo_reg_write(solo_dev, SOLO_DIM_SCALE1,
0053                SOLO_DIM_H_MB_NUM(width / 16) |
0054                SOLO_DIM_V_MB_NUM_FRAME(height / 8) |
0055                SOLO_DIM_V_MB_NUM_FIELD(height / 16));
0056
0057     /* Set scale 2, 10 dimension */
0058     width = solo_dev->video_hsize / 2;
0059     height = solo_dev->video_vsize;
0060     solo_reg_write(solo_dev, SOLO_DIM_SCALE2,
0061                SOLO_DIM_H_MB_NUM(width / 16) |
0062                SOLO_DIM_V_MB_NUM_FRAME(height / 8) |
0063                SOLO_DIM_V_MB_NUM_FIELD(height / 16));
0064
0065     /* Set scale 3, 11 dimension */
0066     width = solo_dev->video_hsize / 2;
0067     height = solo_dev->video_vsize / 2;
0068     solo_reg_write(solo_dev, SOLO_DIM_SCALE3,
0069                SOLO_DIM_H_MB_NUM(width / 16) |
0070                SOLO_DIM_V_MB_NUM_FRAME(height / 8) |
0071                SOLO_DIM_V_MB_NUM_FIELD(height / 16));
0072
0073     /* Set scale 4, 12 dimension */
0074     width = solo_dev->video_hsize / 3;
0075     height = solo_dev->video_vsize / 3;
0076     solo_reg_write(solo_dev, SOLO_DIM_SCALE4,
0077                SOLO_DIM_H_MB_NUM(width / 16) |
0078                SOLO_DIM_V_MB_NUM_FRAME(height / 8) |
0079                SOLO_DIM_V_MB_NUM_FIELD(height / 16));
0080
0081     /* Set scale 5, 13 dimension */
0082     width = solo_dev->video_hsize / 4;
0083     height = solo_dev->video_vsize / 2;
0084     solo_reg_write(solo_dev, SOLO_DIM_SCALE5,
0085                SOLO_DIM_H_MB_NUM(width / 16) |
0086                SOLO_DIM_V_MB_NUM_FRAME(height / 8) |
0087                SOLO_DIM_V_MB_NUM_FIELD(height / 16));
0088
0089     /* Progressive */
0090     width = VI_PROG_HSIZE;
0091     height = VI_PROG_VSIZE;
0092     solo_reg_write(solo_dev, SOLO_DIM_PROG,
0093                SOLO_DIM_H_MB_NUM(width / 16) |
0094                SOLO_DIM_V_MB_NUM_FRAME(height / 16) |
0095                SOLO_DIM_V_MB_NUM_FIELD(height / 16));
0096
0097     /* Clear OSD */
0098     solo_reg_write(solo_dev, SOLO_VE_OSD_CH, 0);
0099     solo_reg_write(solo_dev, SOLO_VE_OSD_BASE, SOLO_EOSD_EXT_ADDR >> 16);
0100     solo_reg_write(solo_dev, SOLO_VE_OSD_CLR,
0101                0xF0 << 16 | 0x80 << 8 | 0x80);
0102
0103     if (solo_dev->type == SOLO_DEV_6010)
0104         solo_reg_write(solo_dev, SOLO_VE_OSD_OPT,
0105                    SOLO_VE_OSD_H_SHADOW | SOLO_VE_OSD_V_SHADOW);
0106     else
0107         solo_reg_write(solo_dev, SOLO_VE_OSD_OPT, SOLO_VE_OSD_V_DOUBLE
0108                    | SOLO_VE_OSD_H_SHADOW | SOLO_VE_OSD_V_SHADOW);
0109
0110     /* Clear OSG buffer */
0111     buf = kzalloc(SOLO_EOSD_EXT_SIZE(solo_dev), GFP_KERNEL);
0112     if (!buf)
0113         return;
0114
0115     for (i = 0; i < solo_dev->nr_chans; i++) {
0116         solo_p2m_dma(solo_dev, 1, buf,
0117                  SOLO_EOSD_EXT_ADDR +
0118                  (SOLO_EOSD_EXT_SIZE(solo_dev) * i),
0119                  SOLO_EOSD_EXT_SIZE(solo_dev), 0, 0);
0120     }
0121     kfree(buf);
0122 }
0123
0124 #define SOLO_OSD_WRITE_SIZE (16 * OSD_TEXT_MAX)
0125
0126 /* Should be called with enable_lock held */
0127 int solo_osd_print(struct solo_enc_dev *solo_enc)
0128 {
0129     struct solo_dev *solo_dev = solo_enc->solo_dev;
0130     u8 *str = solo_enc->osd_text;
0131     u8 *buf = solo_enc->osd_buf;
0132     u32 reg;
0133     const struct font_desc *vga = find_font("VGA8x16");
0134     const u8 *vga_data;
0135     int i, j;
0136
0137     if (WARN_ON_ONCE(!vga))
0138         return -ENODEV;
0139
0140     reg = solo_reg_read(solo_dev, SOLO_VE_OSD_CH);
0141     if (!*str) {
0142         /* Disable OSD on this channel */
0143         reg &= ~(1 << solo_enc->ch);
0144         goto out;
0145     }
0146
0147     memset(buf, 0, SOLO_OSD_WRITE_SIZE);
0148     vga_data = (const u8 *)vga->data;
0149
0150     for (i = 0; *str; i++, str++) {
0151         for (j = 0; j < 16; j++) {
0152             buf[(j << 1) | (i & 1) | ((i & ~1) << 4)] =
0153                 bitrev8(vga_data[(*str << 4) | j]);
0154         }
0155     }
0156
0157     solo_p2m_dma(solo_dev, 1, buf,
0158              SOLO_EOSD_EXT_ADDR_CHAN(solo_dev, solo_enc->ch),
0159              SOLO_OSD_WRITE_SIZE, 0, 0);
0160
0161     /* Enable OSD on this channel */
0162     reg |= (1 << solo_enc->ch);
0163
0164 out:
0165     solo_reg_write(solo_dev, SOLO_VE_OSD_CH, reg);
0166     return 0;
0167 }
0168
0169 /*
0170  * Set channel Quality Profile (0-3).
0171  */
0172 void solo_s_jpeg_qp(struct solo_dev *solo_dev, unsigned int ch,
0173             unsigned int qp)
0174 {
0175     unsigned long flags;
0176     unsigned int idx, reg;
0177
0178     if ((ch > 31) || (qp > 3))
0179         return;
0180
0181     if (solo_dev->type == SOLO_DEV_6010)
0182         return;
0183
0184     if (ch < 16) {
0185         idx = 0;
0186         reg = SOLO_VE_JPEG_QP_CH_L;
0187     } else {
0188         ch -= 16;
0189         idx = 1;
0190         reg = SOLO_VE_JPEG_QP_CH_H;
0191     }
0192     ch *= 2;
0193
0194     spin_lock_irqsave(&solo_dev->jpeg_qp_lock, flags);
0195
0196     solo_dev->jpeg_qp[idx] &= ~(3 << ch);
0197     solo_dev->jpeg_qp[idx] |= (qp & 3) << ch;
0198
0199     solo_reg_write(solo_dev, reg, solo_dev->jpeg_qp[idx]);
0200
0201     spin_unlock_irqrestore(&solo_dev->jpeg_qp_lock, flags);
0202 }
0203
0204 int solo_g_jpeg_qp(struct solo_dev *solo_dev, unsigned int ch)
0205 {
0206     int idx;
0207
0208     if (solo_dev->type == SOLO_DEV_6010)
0209         return 2;
0210
0211     if (WARN_ON_ONCE(ch > 31))
0212         return 2;
0213
0214     if (ch < 16) {
0215         idx = 0;
0216     } else {
0217         ch -= 16;
0218         idx = 1;
0219     }
0220     ch *= 2;
0221
0222     return (solo_dev->jpeg_qp[idx] >> ch) & 3;
0223 }
0224
0225 #define SOLO_QP_INIT 0xaaaaaaaa
0226
0227 static void solo_jpeg_config(struct solo_dev *solo_dev)
0228 {
0229     if (solo_dev->type == SOLO_DEV_6010) {
0230         solo_reg_write(solo_dev, SOLO_VE_JPEG_QP_TBL,
0231                    (2 << 24) | (2 << 16) | (2 << 8) | 2);
0232     } else {
0233         solo_reg_write(solo_dev, SOLO_VE_JPEG_QP_TBL,
0234                    (4 << 24) | (3 << 16) | (2 << 8) | 1);
0235     }
0236
0237     spin_lock_init(&solo_dev->jpeg_qp_lock);
0238
0239     /* Initialize Quality Profile for all channels */
0240     solo_dev->jpeg_qp[0] = solo_dev->jpeg_qp[1] = SOLO_QP_INIT;
0241     solo_reg_write(solo_dev, SOLO_VE_JPEG_QP_CH_L, SOLO_QP_INIT);
0242     solo_reg_write(solo_dev, SOLO_VE_JPEG_QP_CH_H, SOLO_QP_INIT);
0243
0244     solo_reg_write(solo_dev, SOLO_VE_JPEG_CFG,
0245         (SOLO_JPEG_EXT_SIZE(solo_dev) & 0xffff0000) |
0246         ((SOLO_JPEG_EXT_ADDR(solo_dev) >> 16) & 0x0000ffff));
0247     solo_reg_write(solo_dev, SOLO_VE_JPEG_CTRL, 0xffffffff);
0248     if (solo_dev->type == SOLO_DEV_6110) {
0249         solo_reg_write(solo_dev, SOLO_VE_JPEG_CFG1,
0250                    (0 << 16) | (30 << 8) | 60);
0251     }
0252 }
0253
0254 static void solo_mp4e_config(struct solo_dev *solo_dev)
0255 {
0256     int i;
0257     u32 cfg;
0258
0259     solo_reg_write(solo_dev, SOLO_VE_CFG0,
0260                SOLO_VE_INTR_CTRL(IRQ_LEVEL) |
0261                SOLO_VE_BLOCK_SIZE(SOLO_MP4E_EXT_SIZE(solo_dev) >> 16) |
0262                SOLO_VE_BLOCK_BASE(SOLO_MP4E_EXT_ADDR(solo_dev) >> 16));
0263
0264
0265     cfg = SOLO_VE_BYTE_ALIGN(2) | SOLO_VE_INSERT_INDEX
0266         | SOLO_VE_MOTION_MODE(0);
0267     if (solo_dev->type != SOLO_DEV_6010) {
0268         cfg |= SOLO_VE_MPEG_SIZE_H(
0269             (SOLO_MP4E_EXT_SIZE(solo_dev) >> 24) & 0x0f);
0270         cfg |= SOLO_VE_JPEG_SIZE_H(
0271             (SOLO_JPEG_EXT_SIZE(solo_dev) >> 24) & 0x0f);
0272     }
0273     solo_reg_write(solo_dev, SOLO_VE_CFG1, cfg);
0274
0275     solo_reg_write(solo_dev, SOLO_VE_WMRK_POLY, 0);
0276     solo_reg_write(solo_dev, SOLO_VE_VMRK_INIT_KEY, 0);
0277     solo_reg_write(solo_dev, SOLO_VE_WMRK_STRL, 0);
0278     if (solo_dev->type == SOLO_DEV_6110)
0279         solo_reg_write(solo_dev, SOLO_VE_WMRK_ENABLE, 0);
0280     solo_reg_write(solo_dev, SOLO_VE_ENCRYP_POLY, 0);
0281     solo_reg_write(solo_dev, SOLO_VE_ENCRYP_INIT, 0);
0282
0283     solo_reg_write(solo_dev, SOLO_VE_ATTR,
0284                SOLO_VE_LITTLE_ENDIAN |
0285                SOLO_COMP_ATTR_FCODE(1) |
0286                SOLO_COMP_TIME_INC(0) |
0287                SOLO_COMP_TIME_WIDTH(15) |
0288                SOLO_DCT_INTERVAL(solo_dev->type == SOLO_DEV_6010 ? 9 : 10));
0289
0290     for (i = 0; i < solo_dev->nr_chans; i++) {
0291         solo_reg_write(solo_dev, SOLO_VE_CH_REF_BASE(i),
0292                    (SOLO_EREF_EXT_ADDR(solo_dev) +
0293                    (i * SOLO_EREF_EXT_SIZE)) >> 16);
0294         solo_reg_write(solo_dev, SOLO_VE_CH_REF_BASE_E(i),
0295                    (SOLO_EREF_EXT_ADDR(solo_dev) +
0296                    ((i + 16) * SOLO_EREF_EXT_SIZE)) >> 16);
0297     }
0298
0299     if (solo_dev->type == SOLO_DEV_6110) {
0300         solo_reg_write(solo_dev, SOLO_VE_COMPT_MOT, 0x00040008);
0301     } else {
0302         for (i = 0; i < solo_dev->nr_chans; i++)
0303             solo_reg_write(solo_dev, SOLO_VE_CH_MOT(i), 0x100);
0304     }
0305 }
0306
0307 int solo_enc_init(struct solo_dev *solo_dev)
0308 {
0309     int i;
0310
0311     solo_capture_config(solo_dev);
0312     solo_mp4e_config(solo_dev);
0313     solo_jpeg_config(solo_dev);
0314
0315     for (i = 0; i < solo_dev->nr_chans; i++) {
0316         solo_reg_write(solo_dev, SOLO_CAP_CH_SCALE(i), 0);
0317         solo_reg_write(solo_dev, SOLO_CAP_CH_COMP_ENA_E(i), 0);
0318     }
0319
0320     return 0;
0321 }
0322
0323 void solo_enc_exit(struct solo_dev *solo_dev)
0324 {
0325     int i;
0326
0327     for (i = 0; i < solo_dev->nr_chans; i++) {
0328         solo_reg_write(solo_dev, SOLO_CAP_CH_SCALE(i), 0);
0329         solo_reg_write(solo_dev, SOLO_CAP_CH_COMP_ENA_E(i), 0);
0330     }
0331 }