platform/s5p/regs-cec.h

0001 /* SPDX-License-Identifier: GPL-2.0-only */
0002 /* drivers/media/platform/s5p-cec/regs-cec.h
0003  *
0004  * Copyright (c) 2010 Samsung Electronics
0005  *      http://www.samsung.com/
0006  *
0007  *  register header file for Samsung TVOUT driver
0008  */
0009
0010 #ifndef __EXYNOS_REGS__H
0011 #define __EXYNOS_REGS__H
0012
0013 /*
0014  * Register part
0015  */
0016 #define S5P_CEC_STATUS_0            (0x0000)
0017 #define S5P_CEC_STATUS_1            (0x0004)
0018 #define S5P_CEC_STATUS_2            (0x0008)
0019 #define S5P_CEC_STATUS_3            (0x000C)
0020 #define S5P_CEC_IRQ_MASK            (0x0010)
0021 #define S5P_CEC_IRQ_CLEAR           (0x0014)
0022 #define S5P_CEC_LOGIC_ADDR          (0x0020)
0023 #define S5P_CEC_DIVISOR_0           (0x0030)
0024 #define S5P_CEC_DIVISOR_1           (0x0034)
0025 #define S5P_CEC_DIVISOR_2           (0x0038)
0026 #define S5P_CEC_DIVISOR_3           (0x003C)
0027
0028 #define S5P_CEC_TX_CTRL             (0x0040)
0029 #define S5P_CEC_TX_BYTES            (0x0044)
0030 #define S5P_CEC_TX_STAT0            (0x0060)
0031 #define S5P_CEC_TX_STAT1            (0x0064)
0032 #define S5P_CEC_TX_BUFF0            (0x0080)
0033 #define S5P_CEC_TX_BUFF1            (0x0084)
0034 #define S5P_CEC_TX_BUFF2            (0x0088)
0035 #define S5P_CEC_TX_BUFF3            (0x008C)
0036 #define S5P_CEC_TX_BUFF4            (0x0090)
0037 #define S5P_CEC_TX_BUFF5            (0x0094)
0038 #define S5P_CEC_TX_BUFF6            (0x0098)
0039 #define S5P_CEC_TX_BUFF7            (0x009C)
0040 #define S5P_CEC_TX_BUFF8            (0x00A0)
0041 #define S5P_CEC_TX_BUFF9            (0x00A4)
0042 #define S5P_CEC_TX_BUFF10           (0x00A8)
0043 #define S5P_CEC_TX_BUFF11           (0x00AC)
0044 #define S5P_CEC_TX_BUFF12           (0x00B0)
0045 #define S5P_CEC_TX_BUFF13           (0x00B4)
0046 #define S5P_CEC_TX_BUFF14           (0x00B8)
0047 #define S5P_CEC_TX_BUFF15           (0x00BC)
0048
0049 #define S5P_CEC_RX_CTRL             (0x00C0)
0050 #define S5P_CEC_RX_STAT0            (0x00E0)
0051 #define S5P_CEC_RX_STAT1            (0x00E4)
0052 #define S5P_CEC_RX_BUFF0            (0x0100)
0053 #define S5P_CEC_RX_BUFF1            (0x0104)
0054 #define S5P_CEC_RX_BUFF2            (0x0108)
0055 #define S5P_CEC_RX_BUFF3            (0x010C)
0056 #define S5P_CEC_RX_BUFF4            (0x0110)
0057 #define S5P_CEC_RX_BUFF5            (0x0114)
0058 #define S5P_CEC_RX_BUFF6            (0x0118)
0059 #define S5P_CEC_RX_BUFF7            (0x011C)
0060 #define S5P_CEC_RX_BUFF8            (0x0120)
0061 #define S5P_CEC_RX_BUFF9            (0x0124)
0062 #define S5P_CEC_RX_BUFF10           (0x0128)
0063 #define S5P_CEC_RX_BUFF11           (0x012C)
0064 #define S5P_CEC_RX_BUFF12           (0x0130)
0065 #define S5P_CEC_RX_BUFF13           (0x0134)
0066 #define S5P_CEC_RX_BUFF14           (0x0138)
0067 #define S5P_CEC_RX_BUFF15           (0x013C)
0068
0069 #define S5P_CEC_RX_FILTER_CTRL          (0x0180)
0070 #define S5P_CEC_RX_FILTER_TH            (0x0184)
0071
0072 /*
0073  * Bit definition part
0074  */
0075 #define S5P_CEC_IRQ_TX_DONE         (1<<0)
0076 #define S5P_CEC_IRQ_TX_ERROR            (1<<1)
0077 #define S5P_CEC_IRQ_RX_DONE         (1<<4)
0078 #define S5P_CEC_IRQ_RX_ERROR            (1<<5)
0079
0080 #define S5P_CEC_TX_CTRL_START           (1<<0)
0081 #define S5P_CEC_TX_CTRL_BCAST           (1<<1)
0082 #define S5P_CEC_TX_CTRL_RETRY           (0x04<<4)
0083 #define S5P_CEC_TX_CTRL_RESET           (1<<7)
0084
0085 #define S5P_CEC_RX_CTRL_ENABLE          (1<<0)
0086 #define S5P_CEC_RX_CTRL_RESET           (1<<7)
0087
0088 #define S5P_CEC_LOGIC_ADDR_MASK         (0xF)
0089
0090 /* PMU Registers for PHY */
0091 #define EXYNOS_HDMI_PHY_CONTROL         0x700
0092
0093 #endif  /* __EXYNOS_REGS__H */