hw/efa/efa_regs_defs.h

0001 /* SPDX-License-Identifier: GPL-2.0 OR BSD-2-Clause */
0002 /*
0003  * Copyright 2018-2021 Amazon.com, Inc. or its affiliates. All rights reserved.
0004  */
0005
0006 #ifndef _EFA_REGS_H_
0007 #define _EFA_REGS_H_
0008
0009 enum efa_regs_reset_reason_types {
0010     EFA_REGS_RESET_NORMAL                       = 0,
0011     /* Keep alive timeout */
0012     EFA_REGS_RESET_KEEP_ALIVE_TO                = 1,
0013     EFA_REGS_RESET_ADMIN_TO                     = 2,
0014     EFA_REGS_RESET_INIT_ERR                     = 3,
0015     EFA_REGS_RESET_DRIVER_INVALID_STATE         = 4,
0016     EFA_REGS_RESET_OS_TRIGGER                   = 5,
0017     EFA_REGS_RESET_SHUTDOWN                     = 6,
0018     EFA_REGS_RESET_USER_TRIGGER                 = 7,
0019     EFA_REGS_RESET_GENERIC                      = 8,
0020 };
0021
0022 /* efa_registers offsets */
0023
0024 /* 0 base */
0025 #define EFA_REGS_VERSION_OFF                                0x0
0026 #define EFA_REGS_CONTROLLER_VERSION_OFF                     0x4
0027 #define EFA_REGS_CAPS_OFF                                   0x8
0028 #define EFA_REGS_AQ_BASE_LO_OFF                             0x10
0029 #define EFA_REGS_AQ_BASE_HI_OFF                             0x14
0030 #define EFA_REGS_AQ_CAPS_OFF                                0x18
0031 #define EFA_REGS_ACQ_BASE_LO_OFF                            0x20
0032 #define EFA_REGS_ACQ_BASE_HI_OFF                            0x24
0033 #define EFA_REGS_ACQ_CAPS_OFF                               0x28
0034 #define EFA_REGS_AQ_PROD_DB_OFF                             0x2c
0035 #define EFA_REGS_AENQ_CAPS_OFF                              0x34
0036 #define EFA_REGS_AENQ_BASE_LO_OFF                           0x38
0037 #define EFA_REGS_AENQ_BASE_HI_OFF                           0x3c
0038 #define EFA_REGS_AENQ_CONS_DB_OFF                           0x40
0039 #define EFA_REGS_INTR_MASK_OFF                              0x4c
0040 #define EFA_REGS_DEV_CTL_OFF                                0x54
0041 #define EFA_REGS_DEV_STS_OFF                                0x58
0042 #define EFA_REGS_MMIO_REG_READ_OFF                          0x5c
0043 #define EFA_REGS_MMIO_RESP_LO_OFF                           0x60
0044 #define EFA_REGS_MMIO_RESP_HI_OFF                           0x64
0045 #define EFA_REGS_EQ_DB_OFF                                  0x68
0046
0047 /* version register */
0048 #define EFA_REGS_VERSION_MINOR_VERSION_MASK                 0xff
0049 #define EFA_REGS_VERSION_MAJOR_VERSION_MASK                 0xff00
0050
0051 /* controller_version register */
0052 #define EFA_REGS_CONTROLLER_VERSION_SUBMINOR_VERSION_MASK   0xff
0053 #define EFA_REGS_CONTROLLER_VERSION_MINOR_VERSION_MASK      0xff00
0054 #define EFA_REGS_CONTROLLER_VERSION_MAJOR_VERSION_MASK      0xff0000
0055 #define EFA_REGS_CONTROLLER_VERSION_IMPL_ID_MASK            0xff000000
0056
0057 /* caps register */
0058 #define EFA_REGS_CAPS_CONTIGUOUS_QUEUE_REQUIRED_MASK        0x1
0059 #define EFA_REGS_CAPS_RESET_TIMEOUT_MASK                    0x3e
0060 #define EFA_REGS_CAPS_DMA_ADDR_WIDTH_MASK                   0xff00
0061 #define EFA_REGS_CAPS_ADMIN_CMD_TO_MASK                     0xf0000
0062
0063 /* aq_caps register */
0064 #define EFA_REGS_AQ_CAPS_AQ_DEPTH_MASK                      0xffff
0065 #define EFA_REGS_AQ_CAPS_AQ_ENTRY_SIZE_MASK                 0xffff0000
0066
0067 /* acq_caps register */
0068 #define EFA_REGS_ACQ_CAPS_ACQ_DEPTH_MASK                    0xffff
0069 #define EFA_REGS_ACQ_CAPS_ACQ_ENTRY_SIZE_MASK               0xff0000
0070 #define EFA_REGS_ACQ_CAPS_ACQ_MSIX_VECTOR_MASK              0xff000000
0071
0072 /* aenq_caps register */
0073 #define EFA_REGS_AENQ_CAPS_AENQ_DEPTH_MASK                  0xffff
0074 #define EFA_REGS_AENQ_CAPS_AENQ_ENTRY_SIZE_MASK             0xff0000
0075 #define EFA_REGS_AENQ_CAPS_AENQ_MSIX_VECTOR_MASK            0xff000000
0076
0077 /* intr_mask register */
0078 #define EFA_REGS_INTR_MASK_EN_MASK                          0x1
0079
0080 /* dev_ctl register */
0081 #define EFA_REGS_DEV_CTL_DEV_RESET_MASK                     0x1
0082 #define EFA_REGS_DEV_CTL_AQ_RESTART_MASK                    0x2
0083 #define EFA_REGS_DEV_CTL_RESET_REASON_MASK                  0xf0000000
0084
0085 /* dev_sts register */
0086 #define EFA_REGS_DEV_STS_READY_MASK                         0x1
0087 #define EFA_REGS_DEV_STS_AQ_RESTART_IN_PROGRESS_MASK        0x2
0088 #define EFA_REGS_DEV_STS_AQ_RESTART_FINISHED_MASK           0x4
0089 #define EFA_REGS_DEV_STS_RESET_IN_PROGRESS_MASK             0x8
0090 #define EFA_REGS_DEV_STS_RESET_FINISHED_MASK                0x10
0091 #define EFA_REGS_DEV_STS_FATAL_ERROR_MASK                   0x20
0092
0093 /* mmio_reg_read register */
0094 #define EFA_REGS_MMIO_REG_READ_REQ_ID_MASK                  0xffff
0095 #define EFA_REGS_MMIO_REG_READ_REG_OFF_MASK                 0xffff0000
0096
0097 /* eq_db register */
0098 #define EFA_REGS_EQ_DB_EQN_MASK                             0xffff
0099 #define EFA_REGS_EQ_DB_ARM_MASK                             0x80000000
0100
0101 #endif /* _EFA_REGS_H_ */