drm/tegra/dpaux.h

0001 /* SPDX-License-Identifier: GPL-2.0-only */
0002 /*
0003  * Copyright (C) 2013 NVIDIA Corporation
0004  */
0005
0006 #ifndef DRM_TEGRA_DPAUX_H
0007 #define DRM_TEGRA_DPAUX_H
0008
0009 #define DPAUX_CTXSW 0x00
0010
0011 #define DPAUX_INTR_EN_AUX 0x01
0012 #define DPAUX_INTR_AUX 0x05
0013 #define DPAUX_INTR_AUX_DONE (1 << 3)
0014 #define DPAUX_INTR_IRQ_EVENT (1 << 2)
0015 #define DPAUX_INTR_UNPLUG_EVENT (1 << 1)
0016 #define DPAUX_INTR_PLUG_EVENT (1 << 0)
0017
0018 #define DPAUX_DP_AUXDATA_WRITE(x) (0x09 + ((x) << 2))
0019 #define DPAUX_DP_AUXDATA_READ(x) (0x19 + ((x) << 2))
0020 #define DPAUX_DP_AUXADDR 0x29
0021
0022 #define DPAUX_DP_AUXCTL 0x2d
0023 #define DPAUX_DP_AUXCTL_TRANSACTREQ (1 << 16)
0024 #define DPAUX_DP_AUXCTL_CMD_AUX_RD (9 << 12)
0025 #define DPAUX_DP_AUXCTL_CMD_AUX_WR (8 << 12)
0026 #define DPAUX_DP_AUXCTL_CMD_MOT_RQ (6 << 12)
0027 #define DPAUX_DP_AUXCTL_CMD_MOT_RD (5 << 12)
0028 #define DPAUX_DP_AUXCTL_CMD_MOT_WR (4 << 12)
0029 #define DPAUX_DP_AUXCTL_CMD_I2C_RQ (2 << 12)
0030 #define DPAUX_DP_AUXCTL_CMD_I2C_RD (1 << 12)
0031 #define DPAUX_DP_AUXCTL_CMD_I2C_WR (0 << 12)
0032 #define DPAUX_DP_AUXCTL_CMD_ADDRESS_ONLY (1 << 8)
0033 #define DPAUX_DP_AUXCTL_CMDLEN(x) ((x) & 0xff)
0034
0035 #define DPAUX_DP_AUXSTAT 0x31
0036 #define DPAUX_DP_AUXSTAT_HPD_STATUS (1 << 28)
0037 #define DPAUX_DP_AUXSTAT_REPLY_TYPE_MASK (0xf0000)
0038 #define DPAUX_DP_AUXSTAT_NO_STOP_ERROR (1 << 11)
0039 #define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR (1 << 10)
0040 #define DPAUX_DP_AUXSTAT_RX_ERROR (1 << 9)
0041 #define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR (1 << 8)
0042 #define DPAUX_DP_AUXSTAT_REPLY_MASK (0xff)
0043
0044 #define DPAUX_DP_AUX_SINKSTAT_LO 0x35
0045 #define DPAUX_DP_AUX_SINKSTAT_HI 0x39
0046
0047 #define DPAUX_HPD_CONFIG 0x3d
0048 #define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME(x) (((x) & 0xffff) << 16)
0049 #define DPAUX_HPD_CONFIG_PLUG_MIN_TIME(x) ((x) & 0xffff)
0050
0051 #define DPAUX_HPD_IRQ_CONFIG 0x41
0052 #define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME(x) ((x) & 0xffff)
0053
0054 #define DPAUX_DP_AUX_CONFIG 0x45
0055
0056 #define DPAUX_HYBRID_PADCTL 0x49
0057 #define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV (1 << 15)
0058 #define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV (1 << 14)
0059 #define DPAUX_HYBRID_PADCTL_AUX_CMH(x) (((x) & 0x3) << 12)
0060 #define DPAUX_HYBRID_PADCTL_AUX_DRVZ(x) (((x) & 0x7) << 8)
0061 #define DPAUX_HYBRID_PADCTL_AUX_DRVI(x) (((x) & 0x3f) << 2)
0062 #define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV (1 << 1)
0063 #define DPAUX_HYBRID_PADCTL_MODE_I2C (1 << 0)
0064 #define DPAUX_HYBRID_PADCTL_MODE_AUX (0 << 0)
0065
0066 #define DPAUX_HYBRID_SPARE 0x4d
0067 #define DPAUX_HYBRID_SPARE_PAD_POWER_DOWN (1 << 0)
0068
0069 #define DPAUX_SCRATCH_REG0 0x51
0070 #define DPAUX_SCRATCH_REG1 0x55
0071 #define DPAUX_SCRATCH_REG2 0x59
0072
0073 #endif