drivers/gpio/gpio-zevio.c

0001 // SPDX-License-Identifier: GPL-2.0-only
0002 /*
0003  * GPIO controller in LSI ZEVIO SoCs.
0004  *
0005  * Author: Fabian Vogt <fabian@ritter-vogt.de>
0006  */
0007
0008 #include <linux/spinlock.h>
0009 #include <linux/errno.h>
0010 #include <linux/init.h>
0011 #include <linux/bitops.h>
0012 #include <linux/io.h>
0013 #include <linux/of_device.h>
0014 #include <linux/slab.h>
0015 #include <linux/gpio/driver.h>
0016
0017 /*
0018  * Memory layout:
0019  * This chip has four gpio sections, each controls 8 GPIOs.
0020  * Bit 0 in section 0 is GPIO 0, bit 2 in section 1 is GPIO 10.
0021  * Disclaimer: Reverse engineered!
0022  * For more information refer to:
0023  * http://hackspire.unsads.com/wiki/index.php/Memory-mapped_I/O_ports#90000000_-_General_Purpose_I.2FO_.28GPIO.29
0024  *
0025  * 0x00-0x3F: Section 0
0026  *     +0x00: Masked interrupt status (read-only)
0027  *     +0x04: R: Interrupt status W: Reset interrupt status
0028  *     +0x08: R: Interrupt mask W: Mask interrupt
0029  *     +0x0C: W: Unmask interrupt (write-only)
0030  *     +0x10: Direction: I/O=1/0
0031  *     +0x14: Output
0032  *     +0x18: Input (read-only)
0033  *     +0x20: R: Level interrupt W: Set as level interrupt
0034  * 0x40-0x7F: Section 1
0035  * 0x80-0xBF: Section 2
0036  * 0xC0-0xFF: Section 3
0037  */
0038
0039 #define ZEVIO_GPIO_SECTION_SIZE         0x40
0040
0041 /* Offsets to various registers */
0042 #define ZEVIO_GPIO_INT_MASKED_STATUS    0x00
0043 #define ZEVIO_GPIO_INT_STATUS       0x04
0044 #define ZEVIO_GPIO_INT_UNMASK       0x08
0045 #define ZEVIO_GPIO_INT_MASK     0x0C
0046 #define ZEVIO_GPIO_DIRECTION        0x10
0047 #define ZEVIO_GPIO_OUTPUT       0x14
0048 #define ZEVIO_GPIO_INPUT            0x18
0049 #define ZEVIO_GPIO_INT_STICKY       0x20
0050
0051 /* Bit number of GPIO in its section */
0052 #define ZEVIO_GPIO_BIT(gpio) (gpio&7)
0053
0054 struct zevio_gpio {
0055     struct gpio_chip        chip;
0056     spinlock_t      lock;
0057     void __iomem        *regs;
0058 };
0059
0060 static inline u32 zevio_gpio_port_get(struct zevio_gpio *c, unsigned pin,
0061                     unsigned port_offset)
0062 {
0063     unsigned section_offset = ((pin >> 3) & 3)*ZEVIO_GPIO_SECTION_SIZE;
0064     return readl(IOMEM(c->regs + section_offset + port_offset));
0065 }
0066
0067 static inline void zevio_gpio_port_set(struct zevio_gpio *c, unsigned pin,
0068                     unsigned port_offset, u32 val)
0069 {
0070     unsigned section_offset = ((pin >> 3) & 3)*ZEVIO_GPIO_SECTION_SIZE;
0071     writel(val, IOMEM(c->regs + section_offset + port_offset));
0072 }
0073
0074 /* Functions for struct gpio_chip */
0075 static int zevio_gpio_get(struct gpio_chip *chip, unsigned pin)
0076 {
0077     struct zevio_gpio *controller = gpiochip_get_data(chip);
0078     u32 val, dir;
0079
0080     spin_lock(&controller->lock);
0081     dir = zevio_gpio_port_get(controller, pin, ZEVIO_GPIO_DIRECTION);
0082     if (dir & BIT(ZEVIO_GPIO_BIT(pin)))
0083         val = zevio_gpio_port_get(controller, pin, ZEVIO_GPIO_INPUT);
0084     else
0085         val = zevio_gpio_port_get(controller, pin, ZEVIO_GPIO_OUTPUT);
0086     spin_unlock(&controller->lock);
0087
0088     return (val >> ZEVIO_GPIO_BIT(pin)) & 0x1;
0089 }
0090
0091 static void zevio_gpio_set(struct gpio_chip *chip, unsigned pin, int value)
0092 {
0093     struct zevio_gpio *controller = gpiochip_get_data(chip);
0094     u32 val;
0095
0096     spin_lock(&controller->lock);
0097     val = zevio_gpio_port_get(controller, pin, ZEVIO_GPIO_OUTPUT);
0098     if (value)
0099         val |= BIT(ZEVIO_GPIO_BIT(pin));
0100     else
0101         val &= ~BIT(ZEVIO_GPIO_BIT(pin));
0102
0103     zevio_gpio_port_set(controller, pin, ZEVIO_GPIO_OUTPUT, val);
0104     spin_unlock(&controller->lock);
0105 }
0106
0107 static int zevio_gpio_direction_input(struct gpio_chip *chip, unsigned pin)
0108 {
0109     struct zevio_gpio *controller = gpiochip_get_data(chip);
0110     u32 val;
0111
0112     spin_lock(&controller->lock);
0113
0114     val = zevio_gpio_port_get(controller, pin, ZEVIO_GPIO_DIRECTION);
0115     val |= BIT(ZEVIO_GPIO_BIT(pin));
0116     zevio_gpio_port_set(controller, pin, ZEVIO_GPIO_DIRECTION, val);
0117
0118     spin_unlock(&controller->lock);
0119
0120     return 0;
0121 }
0122
0123 static int zevio_gpio_direction_output(struct gpio_chip *chip,
0124                        unsigned pin, int value)
0125 {
0126     struct zevio_gpio *controller = gpiochip_get_data(chip);
0127     u32 val;
0128
0129     spin_lock(&controller->lock);
0130     val = zevio_gpio_port_get(controller, pin, ZEVIO_GPIO_OUTPUT);
0131     if (value)
0132         val |= BIT(ZEVIO_GPIO_BIT(pin));
0133     else
0134         val &= ~BIT(ZEVIO_GPIO_BIT(pin));
0135
0136     zevio_gpio_port_set(controller, pin, ZEVIO_GPIO_OUTPUT, val);
0137     val = zevio_gpio_port_get(controller, pin, ZEVIO_GPIO_DIRECTION);
0138     val &= ~BIT(ZEVIO_GPIO_BIT(pin));
0139     zevio_gpio_port_set(controller, pin, ZEVIO_GPIO_DIRECTION, val);
0140
0141     spin_unlock(&controller->lock);
0142
0143     return 0;
0144 }
0145
0146 static int zevio_gpio_to_irq(struct gpio_chip *chip, unsigned pin)
0147 {
0148     /*
0149      * TODO: Implement IRQs.
0150      * Not implemented yet due to weird lockups
0151      */
0152
0153     return -ENXIO;
0154 }
0155
0156 static const struct gpio_chip zevio_gpio_chip = {
0157     .direction_input    = zevio_gpio_direction_input,
0158     .direction_output   = zevio_gpio_direction_output,
0159     .set            = zevio_gpio_set,
0160     .get            = zevio_gpio_get,
0161     .to_irq         = zevio_gpio_to_irq,
0162     .base           = 0,
0163     .owner          = THIS_MODULE,
0164     .ngpio          = 32,
0165     .of_gpio_n_cells    = 2,
0166 };
0167
0168 /* Initialization */
0169 static int zevio_gpio_probe(struct platform_device *pdev)
0170 {
0171     struct zevio_gpio *controller;
0172     int status, i;
0173
0174     controller = devm_kzalloc(&pdev->dev, sizeof(*controller), GFP_KERNEL);
0175     if (!controller)
0176         return -ENOMEM;
0177
0178     platform_set_drvdata(pdev, controller);
0179
0180     /* Copy our reference */
0181     controller->chip = zevio_gpio_chip;
0182     controller->chip.parent = &pdev->dev;
0183
0184     controller->regs = devm_platform_ioremap_resource(pdev, 0);
0185     if (IS_ERR(controller->regs))
0186         return dev_err_probe(&pdev->dev, PTR_ERR(controller->regs),
0187                      "failed to ioremap memory resource\n");
0188
0189     status = devm_gpiochip_add_data(&pdev->dev, &controller->chip, controller);
0190     if (status) {
0191         dev_err(&pdev->dev, "failed to add gpiochip: %d\n", status);
0192         return status;
0193     }
0194
0195     spin_lock_init(&controller->lock);
0196
0197     /* Disable interrupts, they only cause errors */
0198     for (i = 0; i < controller->chip.ngpio; i += 8)
0199         zevio_gpio_port_set(controller, i, ZEVIO_GPIO_INT_MASK, 0xFF);
0200
0201     dev_dbg(controller->chip.parent, "ZEVIO GPIO controller set up!\n");
0202
0203     return 0;
0204 }
0205
0206 static const struct of_device_id zevio_gpio_of_match[] = {
0207     { .compatible = "lsi,zevio-gpio", },
0208     { },
0209 };
0210
0211 static struct platform_driver zevio_gpio_driver = {
0212     .driver     = {
0213         .name   = "gpio-zevio",
0214         .of_match_table = zevio_gpio_of_match,
0215         .suppress_bind_attrs = true,
0216     },
0217     .probe      = zevio_gpio_probe,
0218 };
0219 builtin_platform_driver(zevio_gpio_driver);