drivers/gpio/gpio-sprd.c

0001 // SPDX-License-Identifier: GPL-2.0
0002 /*
0003  * Copyright (C) 2018 Spreadtrum Communications Inc.
0004  * Copyright (C) 2018 Linaro Ltd.
0005  */
0006
0007 #include <linux/bitops.h>
0008 #include <linux/gpio/driver.h>
0009 #include <linux/kernel.h>
0010 #include <linux/module.h>
0011 #include <linux/of_device.h>
0012 #include <linux/platform_device.h>
0013 #include <linux/spinlock.h>
0014
0015 /* GPIO registers definition */
0016 #define SPRD_GPIO_DATA      0x0
0017 #define SPRD_GPIO_DMSK      0x4
0018 #define SPRD_GPIO_DIR       0x8
0019 #define SPRD_GPIO_IS        0xc
0020 #define SPRD_GPIO_IBE       0x10
0021 #define SPRD_GPIO_IEV       0x14
0022 #define SPRD_GPIO_IE        0x18
0023 #define SPRD_GPIO_RIS       0x1c
0024 #define SPRD_GPIO_MIS       0x20
0025 #define SPRD_GPIO_IC        0x24
0026 #define SPRD_GPIO_INEN      0x28
0027
0028 /* We have 16 banks GPIOs and each bank contain 16 GPIOs */
0029 #define SPRD_GPIO_BANK_NR   16
0030 #define SPRD_GPIO_NR        256
0031 #define SPRD_GPIO_BANK_SIZE 0x80
0032 #define SPRD_GPIO_BANK_MASK GENMASK(15, 0)
0033 #define SPRD_GPIO_BIT(x)    ((x) & (SPRD_GPIO_BANK_NR - 1))
0034
0035 struct sprd_gpio {
0036     struct gpio_chip chip;
0037     void __iomem *base;
0038     spinlock_t lock;
0039     int irq;
0040 };
0041
0042 static inline void __iomem *sprd_gpio_bank_base(struct sprd_gpio *sprd_gpio,
0043                         unsigned int bank)
0044 {
0045     return sprd_gpio->base + SPRD_GPIO_BANK_SIZE * bank;
0046 }
0047
0048 static void sprd_gpio_update(struct gpio_chip *chip, unsigned int offset,
0049                  u16 reg, int val)
0050 {
0051     struct sprd_gpio *sprd_gpio = gpiochip_get_data(chip);
0052     void __iomem *base = sprd_gpio_bank_base(sprd_gpio,
0053                          offset / SPRD_GPIO_BANK_NR);
0054     unsigned long flags;
0055     u32 tmp;
0056
0057     spin_lock_irqsave(&sprd_gpio->lock, flags);
0058     tmp = readl_relaxed(base + reg);
0059
0060     if (val)
0061         tmp |= BIT(SPRD_GPIO_BIT(offset));
0062     else
0063         tmp &= ~BIT(SPRD_GPIO_BIT(offset));
0064
0065     writel_relaxed(tmp, base + reg);
0066     spin_unlock_irqrestore(&sprd_gpio->lock, flags);
0067 }
0068
0069 static int sprd_gpio_read(struct gpio_chip *chip, unsigned int offset, u16 reg)
0070 {
0071     struct sprd_gpio *sprd_gpio = gpiochip_get_data(chip);
0072     void __iomem *base = sprd_gpio_bank_base(sprd_gpio,
0073                          offset / SPRD_GPIO_BANK_NR);
0074
0075     return !!(readl_relaxed(base + reg) & BIT(SPRD_GPIO_BIT(offset)));
0076 }
0077
0078 static int sprd_gpio_request(struct gpio_chip *chip, unsigned int offset)
0079 {
0080     sprd_gpio_update(chip, offset, SPRD_GPIO_DMSK, 1);
0081     return 0;
0082 }
0083
0084 static void sprd_gpio_free(struct gpio_chip *chip, unsigned int offset)
0085 {
0086     sprd_gpio_update(chip, offset, SPRD_GPIO_DMSK, 0);
0087 }
0088
0089 static int sprd_gpio_direction_input(struct gpio_chip *chip,
0090                      unsigned int offset)
0091 {
0092     sprd_gpio_update(chip, offset, SPRD_GPIO_DIR, 0);
0093     sprd_gpio_update(chip, offset, SPRD_GPIO_INEN, 1);
0094     return 0;
0095 }
0096
0097 static int sprd_gpio_direction_output(struct gpio_chip *chip,
0098                       unsigned int offset, int value)
0099 {
0100     sprd_gpio_update(chip, offset, SPRD_GPIO_DIR, 1);
0101     sprd_gpio_update(chip, offset, SPRD_GPIO_INEN, 0);
0102     sprd_gpio_update(chip, offset, SPRD_GPIO_DATA, value);
0103     return 0;
0104 }
0105
0106 static int sprd_gpio_get(struct gpio_chip *chip, unsigned int offset)
0107 {
0108     return sprd_gpio_read(chip, offset, SPRD_GPIO_DATA);
0109 }
0110
0111 static void sprd_gpio_set(struct gpio_chip *chip, unsigned int offset,
0112               int value)
0113 {
0114     sprd_gpio_update(chip, offset, SPRD_GPIO_DATA, value);
0115 }
0116
0117 static void sprd_gpio_irq_mask(struct irq_data *data)
0118 {
0119     struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
0120     u32 offset = irqd_to_hwirq(data);
0121
0122     sprd_gpio_update(chip, offset, SPRD_GPIO_IE, 0);
0123 }
0124
0125 static void sprd_gpio_irq_ack(struct irq_data *data)
0126 {
0127     struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
0128     u32 offset = irqd_to_hwirq(data);
0129
0130     sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
0131 }
0132
0133 static void sprd_gpio_irq_unmask(struct irq_data *data)
0134 {
0135     struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
0136     u32 offset = irqd_to_hwirq(data);
0137
0138     sprd_gpio_update(chip, offset, SPRD_GPIO_IE, 1);
0139 }
0140
0141 static int sprd_gpio_irq_set_type(struct irq_data *data,
0142                   unsigned int flow_type)
0143 {
0144     struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
0145     u32 offset = irqd_to_hwirq(data);
0146
0147     switch (flow_type) {
0148     case IRQ_TYPE_EDGE_RISING:
0149         sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 0);
0150         sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
0151         sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 1);
0152         sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
0153         irq_set_handler_locked(data, handle_edge_irq);
0154         break;
0155     case IRQ_TYPE_EDGE_FALLING:
0156         sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 0);
0157         sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
0158         sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 0);
0159         sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
0160         irq_set_handler_locked(data, handle_edge_irq);
0161         break;
0162     case IRQ_TYPE_EDGE_BOTH:
0163         sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 0);
0164         sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 1);
0165         sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
0166         irq_set_handler_locked(data, handle_edge_irq);
0167         break;
0168     case IRQ_TYPE_LEVEL_HIGH:
0169         sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 1);
0170         sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
0171         sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 1);
0172         irq_set_handler_locked(data, handle_level_irq);
0173         break;
0174     case IRQ_TYPE_LEVEL_LOW:
0175         sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 1);
0176         sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
0177         sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 0);
0178         irq_set_handler_locked(data, handle_level_irq);
0179         break;
0180     default:
0181         return -EINVAL;
0182     }
0183
0184     return 0;
0185 }
0186
0187 static void sprd_gpio_irq_handler(struct irq_desc *desc)
0188 {
0189     struct gpio_chip *chip = irq_desc_get_handler_data(desc);
0190     struct irq_chip *ic = irq_desc_get_chip(desc);
0191     struct sprd_gpio *sprd_gpio = gpiochip_get_data(chip);
0192     u32 bank, n;
0193
0194     chained_irq_enter(ic, desc);
0195
0196     for (bank = 0; bank * SPRD_GPIO_BANK_NR < chip->ngpio; bank++) {
0197         void __iomem *base = sprd_gpio_bank_base(sprd_gpio, bank);
0198         unsigned long reg = readl_relaxed(base + SPRD_GPIO_MIS) &
0199             SPRD_GPIO_BANK_MASK;
0200
0201         for_each_set_bit(n, &reg, SPRD_GPIO_BANK_NR)
0202             generic_handle_domain_irq(chip->irq.domain,
0203                           bank * SPRD_GPIO_BANK_NR + n);
0204     }
0205     chained_irq_exit(ic, desc);
0206 }
0207
0208 static struct irq_chip sprd_gpio_irqchip = {
0209     .name = "sprd-gpio",
0210     .irq_ack = sprd_gpio_irq_ack,
0211     .irq_mask = sprd_gpio_irq_mask,
0212     .irq_unmask = sprd_gpio_irq_unmask,
0213     .irq_set_type = sprd_gpio_irq_set_type,
0214     .flags = IRQCHIP_SKIP_SET_WAKE,
0215 };
0216
0217 static int sprd_gpio_probe(struct platform_device *pdev)
0218 {
0219     struct gpio_irq_chip *irq;
0220     struct sprd_gpio *sprd_gpio;
0221
0222     sprd_gpio = devm_kzalloc(&pdev->dev, sizeof(*sprd_gpio), GFP_KERNEL);
0223     if (!sprd_gpio)
0224         return -ENOMEM;
0225
0226     sprd_gpio->irq = platform_get_irq(pdev, 0);
0227     if (sprd_gpio->irq < 0)
0228         return sprd_gpio->irq;
0229
0230     sprd_gpio->base = devm_platform_ioremap_resource(pdev, 0);
0231     if (IS_ERR(sprd_gpio->base))
0232         return PTR_ERR(sprd_gpio->base);
0233
0234     spin_lock_init(&sprd_gpio->lock);
0235
0236     sprd_gpio->chip.label = dev_name(&pdev->dev);
0237     sprd_gpio->chip.ngpio = SPRD_GPIO_NR;
0238     sprd_gpio->chip.base = -1;
0239     sprd_gpio->chip.parent = &pdev->dev;
0240     sprd_gpio->chip.request = sprd_gpio_request;
0241     sprd_gpio->chip.free = sprd_gpio_free;
0242     sprd_gpio->chip.get = sprd_gpio_get;
0243     sprd_gpio->chip.set = sprd_gpio_set;
0244     sprd_gpio->chip.direction_input = sprd_gpio_direction_input;
0245     sprd_gpio->chip.direction_output = sprd_gpio_direction_output;
0246
0247     irq = &sprd_gpio->chip.irq;
0248     irq->chip = &sprd_gpio_irqchip;
0249     irq->handler = handle_bad_irq;
0250     irq->default_type = IRQ_TYPE_NONE;
0251     irq->parent_handler = sprd_gpio_irq_handler;
0252     irq->parent_handler_data = sprd_gpio;
0253     irq->num_parents = 1;
0254     irq->parents = &sprd_gpio->irq;
0255
0256     return devm_gpiochip_add_data(&pdev->dev, &sprd_gpio->chip, sprd_gpio);
0257 }
0258
0259 static const struct of_device_id sprd_gpio_of_match[] = {
0260     { .compatible = "sprd,sc9860-gpio", },
0261     { /* end of list */ }
0262 };
0263 MODULE_DEVICE_TABLE(of, sprd_gpio_of_match);
0264
0265 static struct platform_driver sprd_gpio_driver = {
0266     .probe = sprd_gpio_probe,
0267     .driver = {
0268         .name = "sprd-gpio",
0269         .of_match_table = sprd_gpio_of_match,
0270     },
0271 };
0272
0273 module_platform_driver_probe(sprd_gpio_driver, sprd_gpio_probe);
0274
0275 MODULE_DESCRIPTION("Spreadtrum GPIO driver");
0276 MODULE_LICENSE("GPL v2");