0001
0002
0003
0004
0005
0006
0007 obj-$(CONFIG_FPGA) += fpga-mgr.o
0008
0009
0010 obj-$(CONFIG_FPGA_MGR_ALTERA_CVP) += altera-cvp.o
0011 obj-$(CONFIG_FPGA_MGR_ALTERA_PS_SPI) += altera-ps-spi.o
0012 obj-$(CONFIG_FPGA_MGR_ICE40_SPI) += ice40-spi.o
0013 obj-$(CONFIG_FPGA_MGR_MACHXO2_SPI) += machxo2-spi.o
0014 obj-$(CONFIG_FPGA_MGR_SOCFPGA) += socfpga.o
0015 obj-$(CONFIG_FPGA_MGR_SOCFPGA_A10) += socfpga-a10.o
0016 obj-$(CONFIG_FPGA_MGR_STRATIX10_SOC) += stratix10-soc.o
0017 obj-$(CONFIG_FPGA_MGR_TS73XX) += ts73xx-fpga.o
0018 obj-$(CONFIG_FPGA_MGR_XILINX_SPI) += xilinx-spi.o
0019 obj-$(CONFIG_FPGA_MGR_ZYNQ_FPGA) += zynq-fpga.o
0020 obj-$(CONFIG_FPGA_MGR_ZYNQMP_FPGA) += zynqmp-fpga.o
0021 obj-$(CONFIG_FPGA_MGR_VERSAL_FPGA) += versal-fpga.o
0022 obj-$(CONFIG_FPGA_MGR_MICROCHIP_SPI) += microchip-spi.o
0023 obj-$(CONFIG_ALTERA_PR_IP_CORE) += altera-pr-ip-core.o
0024 obj-$(CONFIG_ALTERA_PR_IP_CORE_PLAT) += altera-pr-ip-core-plat.o
0025
0026
0027 obj-$(CONFIG_FPGA_M10_BMC_SEC_UPDATE) += intel-m10-bmc-sec-update.o
0028
0029
0030 obj-$(CONFIG_FPGA_BRIDGE) += fpga-bridge.o
0031 obj-$(CONFIG_SOCFPGA_FPGA_BRIDGE) += altera-hps2fpga.o altera-fpga2sdram.o
0032 obj-$(CONFIG_ALTERA_FREEZE_BRIDGE) += altera-freeze-bridge.o
0033 obj-$(CONFIG_XILINX_PR_DECOUPLER) += xilinx-pr-decoupler.o
0034
0035
0036 obj-$(CONFIG_FPGA_REGION) += fpga-region.o
0037 obj-$(CONFIG_OF_FPGA_REGION) += of-fpga-region.o
0038
0039
0040 obj-$(CONFIG_FPGA_DFL) += dfl.o
0041 obj-$(CONFIG_FPGA_DFL_FME) += dfl-fme.o
0042 obj-$(CONFIG_FPGA_DFL_FME_MGR) += dfl-fme-mgr.o
0043 obj-$(CONFIG_FPGA_DFL_FME_BRIDGE) += dfl-fme-br.o
0044 obj-$(CONFIG_FPGA_DFL_FME_REGION) += dfl-fme-region.o
0045 obj-$(CONFIG_FPGA_DFL_AFU) += dfl-afu.o
0046
0047 dfl-fme-objs := dfl-fme-main.o dfl-fme-pr.o dfl-fme-error.o
0048 dfl-fme-objs += dfl-fme-perf.o
0049 dfl-afu-objs := dfl-afu-main.o dfl-afu-region.o dfl-afu-dma-region.o
0050 dfl-afu-objs += dfl-afu-error.o
0051
0052 obj-$(CONFIG_FPGA_DFL_NIOS_INTEL_PAC_N3000) += dfl-n3000-nios.o
0053
0054
0055 obj-$(CONFIG_FPGA_DFL_PCI) += dfl-pci.o