dma/ti/k3-udma.h

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 /*
0003  *  Copyright (C) 2019 Texas Instruments Incorporated - http://www.ti.com
0004  */
0005
0006 #ifndef K3_UDMA_H_
0007 #define K3_UDMA_H_
0008
0009 #include <linux/soc/ti/ti_sci_protocol.h>
0010
0011 /* Global registers */
0012 #define UDMA_REV_REG            0x0
0013 #define UDMA_PERF_CTL_REG       0x4
0014 #define UDMA_EMU_CTL_REG        0x8
0015 #define UDMA_PSIL_TO_REG        0x10
0016 #define UDMA_UTC_CTL_REG        0x1c
0017 #define UDMA_CAP_REG(i)         (0x20 + ((i) * 4))
0018 #define UDMA_RX_FLOW_ID_FW_OES_REG  0x80
0019 #define UDMA_RX_FLOW_ID_FW_STATUS_REG   0x88
0020
0021 /* BCHANRT/TCHANRT/RCHANRT registers */
0022 #define UDMA_CHAN_RT_CTL_REG        0x0
0023 #define UDMA_CHAN_RT_SWTRIG_REG     0x8
0024 #define UDMA_CHAN_RT_STDATA_REG     0x80
0025
0026 #define UDMA_CHAN_RT_PEER_REG(i)    (0x200 + ((i) * 0x4))
0027 #define UDMA_CHAN_RT_PEER_STATIC_TR_XY_REG  \
0028     UDMA_CHAN_RT_PEER_REG(0)    /* PSI-L: 0x400 */
0029 #define UDMA_CHAN_RT_PEER_STATIC_TR_Z_REG   \
0030     UDMA_CHAN_RT_PEER_REG(1)    /* PSI-L: 0x401 */
0031 #define UDMA_CHAN_RT_PEER_BCNT_REG      \
0032     UDMA_CHAN_RT_PEER_REG(4)    /* PSI-L: 0x404 */
0033 #define UDMA_CHAN_RT_PEER_RT_EN_REG     \
0034     UDMA_CHAN_RT_PEER_REG(8)    /* PSI-L: 0x408 */
0035
0036 #define UDMA_CHAN_RT_PCNT_REG       0x400
0037 #define UDMA_CHAN_RT_BCNT_REG       0x408
0038 #define UDMA_CHAN_RT_SBCNT_REG      0x410
0039
0040 /* UDMA_CAP Registers */
0041 #define UDMA_CAP2_TCHAN_CNT(val)    ((val) & 0x1ff)
0042 #define UDMA_CAP2_ECHAN_CNT(val)    (((val) >> 9) & 0x1ff)
0043 #define UDMA_CAP2_RCHAN_CNT(val)    (((val) >> 18) & 0x1ff)
0044 #define UDMA_CAP3_RFLOW_CNT(val)    ((val) & 0x3fff)
0045 #define UDMA_CAP3_HCHAN_CNT(val)    (((val) >> 14) & 0x1ff)
0046 #define UDMA_CAP3_UCHAN_CNT(val)    (((val) >> 23) & 0x1ff)
0047
0048 #define BCDMA_CAP2_BCHAN_CNT(val)   ((val) & 0x1ff)
0049 #define BCDMA_CAP2_TCHAN_CNT(val)   (((val) >> 9) & 0x1ff)
0050 #define BCDMA_CAP2_RCHAN_CNT(val)   (((val) >> 18) & 0x1ff)
0051 #define BCDMA_CAP3_HBCHAN_CNT(val)  (((val) >> 14) & 0x1ff)
0052 #define BCDMA_CAP3_UBCHAN_CNT(val)  (((val) >> 23) & 0x1ff)
0053 #define BCDMA_CAP4_HRCHAN_CNT(val)  ((val) & 0xff)
0054 #define BCDMA_CAP4_URCHAN_CNT(val)  (((val) >> 8) & 0xff)
0055 #define BCDMA_CAP4_HTCHAN_CNT(val)  (((val) >> 16) & 0xff)
0056 #define BCDMA_CAP4_UTCHAN_CNT(val)  (((val) >> 24) & 0xff)
0057
0058 #define PKTDMA_CAP4_TFLOW_CNT(val)  ((val) & 0x3fff)
0059
0060 /* UDMA_CHAN_RT_CTL_REG */
0061 #define UDMA_CHAN_RT_CTL_EN     BIT(31)
0062 #define UDMA_CHAN_RT_CTL_TDOWN      BIT(30)
0063 #define UDMA_CHAN_RT_CTL_PAUSE      BIT(29)
0064 #define UDMA_CHAN_RT_CTL_FTDOWN     BIT(28)
0065 #define UDMA_CHAN_RT_CTL_ERROR      BIT(0)
0066
0067 /* UDMA_CHAN_RT_PEER_RT_EN_REG */
0068 #define UDMA_PEER_RT_EN_ENABLE      BIT(31)
0069 #define UDMA_PEER_RT_EN_TEARDOWN    BIT(30)
0070 #define UDMA_PEER_RT_EN_PAUSE       BIT(29)
0071 #define UDMA_PEER_RT_EN_FLUSH       BIT(28)
0072 #define UDMA_PEER_RT_EN_IDLE        BIT(1)
0073
0074 /*
0075  * UDMA_TCHAN_RT_PEER_STATIC_TR_XY_REG /
0076  * UDMA_RCHAN_RT_PEER_STATIC_TR_XY_REG
0077  */
0078 #define PDMA_STATIC_TR_X_MASK       GENMASK(26, 24)
0079 #define PDMA_STATIC_TR_X_SHIFT      (24)
0080 #define PDMA_STATIC_TR_Y_MASK       GENMASK(11, 0)
0081 #define PDMA_STATIC_TR_Y_SHIFT      (0)
0082
0083 #define PDMA_STATIC_TR_Y(x) \
0084     (((x) << PDMA_STATIC_TR_Y_SHIFT) & PDMA_STATIC_TR_Y_MASK)
0085 #define PDMA_STATIC_TR_X(x) \
0086     (((x) << PDMA_STATIC_TR_X_SHIFT) & PDMA_STATIC_TR_X_MASK)
0087
0088 #define PDMA_STATIC_TR_XY_ACC32     BIT(30)
0089 #define PDMA_STATIC_TR_XY_BURST     BIT(31)
0090
0091 /*
0092  * UDMA_TCHAN_RT_PEER_STATIC_TR_Z_REG /
0093  * UDMA_RCHAN_RT_PEER_STATIC_TR_Z_REG
0094  */
0095 #define PDMA_STATIC_TR_Z(x, mask)   ((x) & (mask))
0096
0097 /* Address Space Select */
0098 #define K3_ADDRESS_ASEL_SHIFT       48
0099
0100 struct udma_dev;
0101 struct udma_tchan;
0102 struct udma_rchan;
0103 struct udma_rflow;
0104
0105 enum udma_rm_range {
0106     RM_RANGE_BCHAN = 0,
0107     RM_RANGE_TCHAN,
0108     RM_RANGE_RCHAN,
0109     RM_RANGE_RFLOW,
0110     RM_RANGE_TFLOW,
0111     RM_RANGE_LAST,
0112 };
0113
0114 struct udma_tisci_rm {
0115     const struct ti_sci_handle *tisci;
0116     const struct ti_sci_rm_udmap_ops *tisci_udmap_ops;
0117     u32  tisci_dev_id;
0118
0119     /* tisci information for PSI-L thread pairing/unpairing */
0120     const struct ti_sci_rm_psil_ops *tisci_psil_ops;
0121     u32  tisci_navss_dev_id;
0122
0123     struct ti_sci_resource *rm_ranges[RM_RANGE_LAST];
0124 };
0125
0126 /* Direct access to UDMA low lever resources for the glue layer */
0127 int xudma_navss_psil_pair(struct udma_dev *ud, u32 src_thread, u32 dst_thread);
0128 int xudma_navss_psil_unpair(struct udma_dev *ud, u32 src_thread,
0129                 u32 dst_thread);
0130
0131 struct udma_dev *of_xudma_dev_get(struct device_node *np, const char *property);
0132 struct device *xudma_get_device(struct udma_dev *ud);
0133 struct k3_ringacc *xudma_get_ringacc(struct udma_dev *ud);
0134 void xudma_dev_put(struct udma_dev *ud);
0135 u32 xudma_dev_get_psil_base(struct udma_dev *ud);
0136 struct udma_tisci_rm *xudma_dev_get_tisci_rm(struct udma_dev *ud);
0137
0138 int xudma_alloc_gp_rflow_range(struct udma_dev *ud, int from, int cnt);
0139 int xudma_free_gp_rflow_range(struct udma_dev *ud, int from, int cnt);
0140
0141 struct udma_tchan *xudma_tchan_get(struct udma_dev *ud, int id);
0142 struct udma_rchan *xudma_rchan_get(struct udma_dev *ud, int id);
0143 struct udma_rflow *xudma_rflow_get(struct udma_dev *ud, int id);
0144
0145 void xudma_tchan_put(struct udma_dev *ud, struct udma_tchan *p);
0146 void xudma_rchan_put(struct udma_dev *ud, struct udma_rchan *p);
0147 void xudma_rflow_put(struct udma_dev *ud, struct udma_rflow *p);
0148
0149 int xudma_tchan_get_id(struct udma_tchan *p);
0150 int xudma_rchan_get_id(struct udma_rchan *p);
0151 int xudma_rflow_get_id(struct udma_rflow *p);
0152
0153 u32 xudma_tchanrt_read(struct udma_tchan *tchan, int reg);
0154 void xudma_tchanrt_write(struct udma_tchan *tchan, int reg, u32 val);
0155 u32 xudma_rchanrt_read(struct udma_rchan *rchan, int reg);
0156 void xudma_rchanrt_write(struct udma_rchan *rchan, int reg, u32 val);
0157 bool xudma_rflow_is_gp(struct udma_dev *ud, int id);
0158 int xudma_get_rflow_ring_offset(struct udma_dev *ud);
0159
0160 int xudma_is_pktdma(struct udma_dev *ud);
0161
0162 int xudma_pktdma_tflow_get_irq(struct udma_dev *ud, int udma_tflow_id);
0163 int xudma_pktdma_rflow_get_irq(struct udma_dev *ud, int udma_rflow_id);
0164 #endif /* K3_UDMA_H_ */