asm/mips-boards/piix4.h

0001 /* SPDX-License-Identifier: GPL-2.0-only */
0002 /*
0003  * Carsten Langgaard, carstenl@mips.com
0004  * Copyright (C) 2000 MIPS Technologies, Inc.  All rights reserved.
0005  * Copyright (C) 2013 Imagination Technologies Ltd.
0006  *
0007  * Register definitions for Intel PIIX4 South Bridge Device.
0008  */
0009 #ifndef __ASM_MIPS_BOARDS_PIIX4_H
0010 #define __ASM_MIPS_BOARDS_PIIX4_H
0011
0012 /* PIRQX Route Control */
0013 #define PIIX4_FUNC0_PIRQRC          0x60
0014 #define   PIIX4_FUNC0_PIRQRC_IRQ_ROUTING_DISABLE    (1 << 7)
0015 #define   PIIX4_FUNC0_PIRQRC_IRQ_ROUTING_MASK       0xf
0016 #define   PIIX4_FUNC0_PIRQRC_IRQ_ROUTING_MAX        16
0017 /* SERIRQ Control */
0018 #define PIIX4_FUNC0_SERIRQC         0x64
0019 #define   PIIX4_FUNC0_SERIRQC_EN            (1 << 7)
0020 #define   PIIX4_FUNC0_SERIRQC_CONT          (1 << 6)
0021 /* Top Of Memory */
0022 #define PIIX4_FUNC0_TOM             0x69
0023 #define   PIIX4_FUNC0_TOM_TOP_OF_MEMORY_MASK        0xf0
0024 /* Deterministic Latency Control */
0025 #define PIIX4_FUNC0_DLC             0x82
0026 #define   PIIX4_FUNC0_DLC_USBPR_EN          (1 << 2)
0027 #define   PIIX4_FUNC0_DLC_PASSIVE_RELEASE_EN        (1 << 1)
0028 #define   PIIX4_FUNC0_DLC_DELAYED_TRANSACTION_EN    (1 << 0)
0029 /* General Configuration */
0030 #define PIIX4_FUNC0_GENCFG          0xb0
0031 #define   PIIX4_FUNC0_GENCFG_SERIRQ         (1 << 16)
0032
0033 /* IDE Timing */
0034 #define PIIX4_FUNC1_IDETIM_PRIMARY_LO       0x40
0035 #define PIIX4_FUNC1_IDETIM_PRIMARY_HI       0x41
0036 #define   PIIX4_FUNC1_IDETIM_PRIMARY_HI_IDE_DECODE_EN   (1 << 7)
0037 #define PIIX4_FUNC1_IDETIM_SECONDARY_LO     0x42
0038 #define PIIX4_FUNC1_IDETIM_SECONDARY_HI     0x43
0039 #define   PIIX4_FUNC1_IDETIM_SECONDARY_HI_IDE_DECODE_EN (1 << 7)
0040
0041 /* Power Management Configuration Space */
0042 #define PIIX4_FUNC3_PMBA            0x40
0043 #define PIIX4_FUNC3_PMREGMISC           0x80
0044 #define   PIIX4_FUNC3_PMREGMISC_EN          (1 << 0)
0045
0046 /* Power Management IO Space */
0047 #define PIIX4_FUNC3IO_PMSTS         0x00
0048 #define   PIIX4_FUNC3IO_PMSTS_PWRBTN_STS        (1 << 8)
0049 #define PIIX4_FUNC3IO_PMCNTRL           0x04
0050 #define   PIIX4_FUNC3IO_PMCNTRL_SUS_EN          (1 << 13)
0051 #define   PIIX4_FUNC3IO_PMCNTRL_SUS_TYP         (0x7 << 10)
0052 #define   PIIX4_FUNC3IO_PMCNTRL_SUS_TYP_SOFF        (0x0 << 10)
0053 #define   PIIX4_FUNC3IO_PMCNTRL_SUS_TYP_STR     (0x1 << 10)
0054
0055 /* Data for magic special PCI cycle */
0056 #define PIIX4_SUSPEND_MAGIC         0x00120002
0057
0058 #endif /* __ASM_MIPS_BOARDS_PIIX4_H */