0001
0002
0003
0004
0005
0006
0007
0008
0009
0010
0011 #ifndef __PLAT_REGS_CLOCK_H
0012 #define __PLAT_REGS_CLOCK_H __FILE__
0013
0014
0015
0016
0017
0018 #define S3C_CLKREG(x) (S3C_VA_SYS + (x))
0019
0020 #define S3C_PCLK_GATE S3C_CLKREG(0x34)
0021 #define S3C6410_CLK_SRC2 S3C_CLKREG(0x10C)
0022 #define S3C_MEM_SYS_CFG S3C_CLKREG(0x120)
0023
0024
0025 #define S3C_CLKCON_PCLK_UART3 (1<<4)
0026 #define S3C_CLKCON_PCLK_UART2 (1<<3)
0027 #define S3C_CLKCON_PCLK_UART1 (1<<2)
0028 #define S3C_CLKCON_PCLK_UART0 (1<<1)
0029
0030
0031 #define MEM_SYS_CFG_INDEP_CF 0x4000
0032 #define MEM_SYS_CFG_EBI_FIX_PRI_CFCON 0x30
0033
0034 #endif