include/asm/barrier.h

0001 /* SPDX-License-Identifier: GPL-2.0 */
0002 #ifndef __ASM_BARRIER_H
0003 #define __ASM_BARRIER_H
0004
0005 #ifndef __ASSEMBLY__
0006
0007 #define nop() __asm__ __volatile__("mov\tr0,r0\t@ nop\n\t");
0008
0009 #if __LINUX_ARM_ARCH__ >= 7 ||      \
0010     (__LINUX_ARM_ARCH__ == 6 && defined(CONFIG_CPU_32v6K))
0011 #define sev()   __asm__ __volatile__ ("sev" : : : "memory")
0012 #define wfe()   __asm__ __volatile__ ("wfe" : : : "memory")
0013 #define wfi()   __asm__ __volatile__ ("wfi" : : : "memory")
0014 #else
0015 #define wfe()   do { } while (0)
0016 #endif
0017
0018 #if __LINUX_ARM_ARCH__ >= 7
0019 #define isb(option) __asm__ __volatile__ ("isb " #option : : : "memory")
0020 #define dsb(option) __asm__ __volatile__ ("dsb " #option : : : "memory")
0021 #define dmb(option) __asm__ __volatile__ ("dmb " #option : : : "memory")
0022 #ifdef CONFIG_THUMB2_KERNEL
0023 #define CSDB    ".inst.w 0xf3af8014"
0024 #else
0025 #define CSDB    ".inst  0xe320f014"
0026 #endif
0027 #define csdb() __asm__ __volatile__(CSDB : : : "memory")
0028 #elif defined(CONFIG_CPU_XSC3) || __LINUX_ARM_ARCH__ == 6
0029 #define isb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
0030                     : : "r" (0) : "memory")
0031 #define dsb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
0032                     : : "r" (0) : "memory")
0033 #define dmb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 5" \
0034                     : : "r" (0) : "memory")
0035 #elif defined(CONFIG_CPU_FA526)
0036 #define isb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
0037                     : : "r" (0) : "memory")
0038 #define dsb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
0039                     : : "r" (0) : "memory")
0040 #define dmb(x) __asm__ __volatile__ ("" : : : "memory")
0041 #else
0042 #define isb(x) __asm__ __volatile__ ("" : : : "memory")
0043 #define dsb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
0044                     : : "r" (0) : "memory")
0045 #define dmb(x) __asm__ __volatile__ ("" : : : "memory")
0046 #endif
0047
0048 #ifndef CSDB
0049 #define CSDB
0050 #endif
0051 #ifndef csdb
0052 #define csdb()
0053 #endif
0054
0055 #ifdef CONFIG_ARM_HEAVY_MB
0056 extern void (*soc_mb)(void);
0057 extern void arm_heavy_mb(void);
0058 #define __arm_heavy_mb(x...) do { dsb(x); arm_heavy_mb(); } while (0)
0059 #else
0060 #define __arm_heavy_mb(x...) dsb(x)
0061 #endif
0062
0063 #if defined(CONFIG_ARM_DMA_MEM_BUFFERABLE) || defined(CONFIG_SMP)
0064 #define mb()        __arm_heavy_mb()
0065 #define rmb()       dsb()
0066 #define wmb()       __arm_heavy_mb(st)
0067 #define dma_rmb()   dmb(osh)
0068 #define dma_wmb()   dmb(oshst)
0069 #else
0070 #define mb()        barrier()
0071 #define rmb()       barrier()
0072 #define wmb()       barrier()
0073 #define dma_rmb()   barrier()
0074 #define dma_wmb()   barrier()
0075 #endif
0076
0077 #define __smp_mb()  dmb(ish)
0078 #define __smp_rmb() __smp_mb()
0079 #define __smp_wmb() dmb(ishst)
0080
0081 #ifdef CONFIG_CPU_SPECTRE
0082 static inline unsigned long array_index_mask_nospec(unsigned long idx,
0083                             unsigned long sz)
0084 {
0085     unsigned long mask;
0086
0087     asm volatile(
0088         "cmp    %1, %2\n"
0089     "   sbc %0, %1, %1\n"
0090     CSDB
0091     : "=r" (mask)
0092     : "r" (idx), "Ir" (sz)
0093     : "cc");
0094
0095     return mask;
0096 }
0097 #define array_index_mask_nospec array_index_mask_nospec
0098 #endif
0099
0100 #include <asm-generic/barrier.h>
0101
0102 #endif /* !__ASSEMBLY__ */
0103 #endif /* __ASM_BARRIER_H */